TD 1: Systèmes Logiques Et Architecture Des Ordinateurs: Filière: 1 Année Licence Informatique

TD 1 : Systèmes logiques et Architecture des ordinateurs
Filière : 1ére année Licence Informatique
Exercice 1
1. Codez le nombre -7810 selon les formats suivants:
.valeur signée sur 8bits;
.complément à 2 sur 8bits;
complément à 2 sur 16bits;
2. Représentez sous forme décimale le nombre 111111112 codé sur 8 bits signés.
3. Représentez sous forme décimale le nombre 111111112 codé sur 16 bits signés.
4. Combien faut-il de bits, au minimum, pour représenter en binaire signé en complément à 2
le nombre -219.
5. Effectuer en binaire signé en complément à 2 (8 bits) l’opération -2 -127. Préciser la retenue
et le débordement.
Exercice 2
1. En virgule fixe, décoder le nombre binaire 11.011 puis coder en binaire le réel 11.625.
2. En virgule flottante normalisée, coder en binaire au format IEEE 754 simple précision le
réel- 12.575 puis effectuer le codage inverse.
3. Quelle est la valeur décimale de la représentation interne suivante BE80000016
Exercice 3
1. Déterminer l’équation du circuit de la figure suivante :

A
B
S
2. Transformez le circuit ci-dessus en portes NON-ET à deux entrées
Exercice 4
1. Montrer que la simplification algébriquement de la fonction combinatoire nous donne :
A.B  B.C  A.C  A.B.C  A.B.C  A.B.C  A  B  C
2. Retrouvez le même résultat avec karnaugh.

Exercice 5
ABC F (A, B, C)
On considère la fonction déﬁnie par la table de vérité suivante : 0 0 0 0
0 0 1 1
0 1 0 1
1. Générer une expression logique correspondante : 0 1 1 0
1 0 0 1
i. sous forme de sommes de produits ; 1 0 1 1
1 1 0 1
ii. sous forme de produits de sommes. 1 1 1 0
2. Simpliﬁer les deux expressions en utilisant les règles de
l’algèbre de Boole.
Exercice 6
Écrire l'équation réduite de F1 selon la forme minimale somme de produits. Vous dessinerez
les blocs retenus sur la table de Karnaugh.
Exercice 7
1. Réaliser les fonctions booléennes suivantes à l’aide d’un décodeur 74138 (3 vers 8) et
des portes logiques : F1=𝐴̅𝐵𝐶̅ ; 𝐹2 = 𝐴̅𝐵 𝐶; 𝐹3 = 𝐴̅𝐵𝐶 + 𝐵𝐶𝐷
2. En utilisant un multiplexeur 8 vers 1 et des portes logiques, réaliser la fonction logique
suivante : F4 = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
3. Donner l’équation logique de la fonction S du montage suivant :
4. On désire réaliser un multiplieur de deux mots binaires de deux bits selon les
spécifications suivantes :
- Entrées :X = X1X0 et Y = Y1Y0
- Sortie Z : Z = X.Y où Z = Z3Z2Z1Z0,
a. Etablir la table de vérité de ce multiplieur.
b. Simplifier les expressions booléennes de chacune des sorties Z0, Z1, Z2 et Z3
c. Réaliser le logigramme du circuit complet.
Exercice 8
On peut utiliser des multiplexeurs pour réaliser des fonctions logiques, afin de diminuer le
nombre de circuits intégrés utilisés.
Dans cet exercice on veut réaliser la fonction logique OU Exclusif à 2 entrées a et b à l’aide
d’un Multiplexeur à 4 entrées d'information E0, E1, E2 et E3 et 2 entrées d'adresse A0, A1.
1. Dresser la table de vérité du Mux 4 vers 1.
2. Ecrire l'équation du Multiplexeur.
3. Tracer le schéma logique du circuit réalisant la fonction logique OU Exclusif.
Exercice 9
On considère 2 nombres entiers codés en binaire sur n bits:
A = (An,…, Ai, …, A0)2
B = (Bn,…, Bi, …, B0)2
Dont la Somme est notée :

S = (Sn+1, Sn,…, Si, …, S0)2
Et dont les Retenues intermédiaires sont notées:

R = (Rn,…, Ri, …, R0)2
1. Calculer S et R pour A = 10101010 et B = 11010101.

2. Donner la table de vérité représentant les valeurs des bits Si et Ri.
3. Montrer à l’aide des tableaux de Karnaugh que l’on a :
Si = Ri-1 ⊕ Ai ⊕ Bi
R i = Ai .Bi + Ai .R i-1 + Bi .R i-1
Exercice 10
On désire réaliser un décodeur combinatoire qui permettra d'afficher en clair les sorties Q1Q0
d'un compteur binaire 2 bits sur un afficheur à 7 segments.
On utilise à cet effet un afficheur dont les segments a, b, c, d, e, f, g sont notés selon les
conventions de la figure ci-contre.
Les chiffres sont respectivement associés Q1Q0 = 00, 01, 10, 11
Noter que le chiffre est réalisé par une mise au niveau logique 1 des segments b et c
Compléter les tables de Karnaugh des sorties a, b, c, d, e de ce décodeur et écrire leurs
équations sous leur forme minimale somme de produits.
Exercice 11
On désire réaliser un circuit logique combinatoire qui réalise la somme et le produit logique
suivant l’état d’une entrée de sélection C. Le circuit fonctionne comme suit :
- Si C =0, le circuit réalise la somme logique S=a+b ;
- Si C =1, le circuit réalise le produit logique S=a.b ;
1. Etablir la table de vérité de ce circuit.
2. Donner l’équation simplifiée de S par la méthode de Karnaugh.
3. Donner logigramme de ce circuit en utilisant que des portes logiques NAND à 2 entrées.
Exercice12 :
C’est un circuit combinatoire qui permet de comparer deux nombres binaires A et B.
• Il possède 2 entrées :
– A : sur un bit
– B : sur un bit fi
• Il possède 3 sorties
– fe : égalité ( A=B) Comparateur fe
– fi : inférieur ( A < B) 1 bit
– fs : supérieur (A > B) fs
1. Déterminer les équations des sorties à l’aide de la table de vérité.
2. Tracer le schéma logique du comparateur 1 bit.

TD 1: Systèmes Logiques Et Architecture Des Ordinateurs: Filière: 1 Année Licence Informatique

Transféré par

Droits d'auteur :

Formats disponibles

TD 1: Systèmes Logiques Et Architecture Des Ordinateurs: Filière: 1 Année Licence Informatique

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

TD 1: Systèmes Logiques Et Architecture Des Ordinateurs: Filière: 1 Année Licence Informatique

Transféré par

Droits d'auteur :

Formats disponibles

TD 1 : Systèmes logiques et Architecture des ordinateurs

Filière : 1ére année Licence Informatique

1. Déterminer l’équation du circuit de la figure suivante :

2. Transformez le circuit ci-dessus en portes NON-ET à deux entrées

A.B  B.C  A.C  A.B.C  A.B.C  A.B.C  A  B  C

2. Retrouvez le même résultat avec karnaugh.

- Entrées :X = X1X0 et Y = Y1Y0

- Sortie Z : Z = X.Y où Z = Z3Z2Z1Z0,

a. Etablir la table de vérité de ce multiplieur.

b. Simplifier les expressions booléennes de chacune des sorties Z0, Z1, Z2 et Z3

c. Réaliser le logigramme du circuit complet.

Dont la Somme est notée :

Et dont les Retenues intermédiaires sont notées:

1. Calculer S et R pour A = 10101010 et B = 11010101.

3. Montrer à l’aide des tableaux de Karnaugh que l’on a :

1. Déterminer les équations des sorties à l’aide de la table de vérité.

2. Tracer le schéma logique du comparateur 1 bit.

Vous aimerez peut-être aussi