Polytech'Nice, Dép.

Elec
4ème année
T.P. d'Electronique

TP N°3
BOUCLES A VERROUILLAGE DE PHASE
PLL

Le but de cette manipulation est l'étude d'une boucle à verrouillage de phase (Phase Locked Loop = PLL
en anglais) semi - numérique. Le texte se décompose en 4 parties:
- Etude théorique d'une PLL.
- Etude du circuit intégré 4046 (PLL semi - numérique).
- Caractérisation expérimentale du 4046.
- Applications (démodulation de fréquence et multiplieur de fréquence).

1. PRINCIPES THEORIQUES

1.1 Etude théorique d'une PLL

1.1.1 Généralités

Figure 1: Schéma d'une Boucle à Verrouillage de Phase

Une PLL contient 3 composants de base (Figure 1).

- un comparateur de phase.
- un filtre passe-bas.
- un oscillateur contrôlé en tension (Voltage Controlled Oscillator = VCO en anglais).
Le comparateur de phase compare la phase instantanée e d'un signal périodique en entrée à la phase
instantanée s fournie par le VCO. Pour les signaux analogiques, ce comparateur est souvent un multiplieur.
Lorsque la boucle est verrouillée, soit f s=fe, la tension Vr en sortie du comparateur de phase comprend des
harmoniques d'ordre 2fe et plus ainsi qu'une composante continue à l'image du déphasage qui sera directement
exploitable.
La mise en équation la plus générale du comparateur s'écrit Vr = KD.f(e,s) où KD (V.rad-1) est le gain du
comparateur.
La différence de potentiel Vr est inutilisable à cause des harmoniques. Vr est donc filtrée par un filtre passe-
bas afin de ne conserver que la composante continue. La fonction de transfert du filtre influence les propriétés de
l'asservissement et permet, par le choix des paramètres introduits, de modifier les performances du dispositif. Le
filtre doit supprimer efficacement les harmoniques issues du comparateur de phase (=> constante de temps
élevée) mais ne doit pas entraîner l'instabilité du système (=> constante de temps faible). Un bon filtrage et une
bonne stabilité sont donc incompatibles, et le problème essentiel des PLL consiste à déterminer le filtre permettant
le meilleur compromis.
Le signal filtré Vf est alors appliqué au VCO. La caractéristique de transfert du VCO peut s'exprimer
comme fs = f0 + K0Vf/2 où la constante K0 (rad.s-1.V-1) représente la sensibilité de modulation du VCO et où f 0
est la fréquence centrale de fonctionnement du VCO. La forme de la relation entre f 0 et K0 dépend du type de
VCO utilisé dans le circuit intégré et varie d'un VC0 à l'autre.
La tension Vf qui contrôle le VCO modifie la fréquence f s dans une direction telle que cette fréquence
rattrape la fréquence instantanée fe à l'entrée du système. La boucle est verrouillée lorsque les 2 fréquences sont
identiques. L'objet d'un tel dispositif est donc de synchroniser le signal d'un oscillateur modulable en fréquence
avec un signal d'entrée de référence, le synchronisme étant assuré par un asservissement de la phase des
signaux.

1.1.2 Mise en équation de la PLL

Phase instantanée d'un signal sinusoïdal
Un signal de la forme v(t) = V sin (t) permet de définir:
- la phase instantanée (t)
- la pulsation instantanée

- la fréquence instantanée

Si le signal est à fréquence fixe f0, v(t) = V sin (0t + 0)

Si le signal est modulé en fréquence autour de 0, v(t) = V sin [0 + (t)]t
où (t) est une fonction qui représente l'écart de pulsation par rapport à 0.
Soient 2 signaux: v1(t) = V1 sin 1(t) où 1(t) = 1t + 1
v2(t) = V2 sin 2(t) où 2(t) = 2t + 2
Le déphasage (t) de v1(t) par rapport à v2(t) correspond à la différence des 2 phases instantanées:
(t) = (2 - 1)t + 2 - 1
qui varie au rythme du battement 2 - 1.
Le même déphasage peut être défini pour des signaux rectangulaires (TTL par exemple) où il correspond
au décalage dans le temps entre les deux signaux.

Relation fréquence - phase instantanée dans le domaine de Laplace

La pulsation est la dérivée par rapport au temps de la phase instantanée :

d'où (p) = p.(p)

On en déduit facilement la relation entre la fréquence et la phase dans le domaine de Laplace:
f(p) = p.(p)/2

Schéma-bloc en grandeurs phase

On suppose que le comparateur est un "OU exclusif" dont l'équation est donnée par :
V r t = K D ∣φ e t − φ s t ∣
La fonction de transfert du filtre est donnée par F(p). En considérant qu'il n'y a pas d'amplification
additionnelle, le schéma bloc de la PLL pour un retour unitaire est celui de la figure A-2. Le passage de fs à s par
le bloc 2/p n'a rien de matériel, c'est la transformation mathématique définie ci-dessus.

Figure 2: Schéma - bloc de la PLL en grandeurs phase

Schéma-bloc en grandeurs fréquence

Le passage de la fréquence à la phase se fait en multipliant par 2/p (Fig. 3-a). Le déplacement des blocs
permet d'aboutir à la figure 3-b. Le schéma - bloc reste le même pour la fréquence et la phase, ce qui montre que
la boucle permet également un asservissement en fréquence. La fonction de transfert sera donc commune. Il faut
noter que selon le type de comparateur utilisé, le système sera asservi (fe=fs) pour un écart de phase =0
(comparateur 2 du 4046)ou un écart  variable avec la fréquence de verrouillage (comparateur 1 à "OU exclusif"
du 4046).

Figure 3-a: Schéma - bloc en grandeurs fréquence avec un comparateur de phase

 Figure 3-b: Schéma - bloc en grandeurs fréquence avec un comparateur de fréquence

Rappels concernant les systèmes asservis

Un système asservi est un système bouclé dont la grandeur de sortie est asservie à celle de l'entrée (Fig. 4).
Les fonctions de transfert rencontrées sont:
- fonction de transfert de la chaîne directe : H0(p)
- fonction de transfert de la chaîne de retour : B(p)
- fonction de transfert de la boucle ouverte : H0(p).B(p)
- fonction de transfert en boucle fermée : H(p)

Figure 4: Schéma de principe d'un système asservi

Fonctions de transfert de la PLL

Fonction de transfert de la chaîne directe: H0(p) = KDK0F(p)/p
Fonction de transfert de la chaîne de retour: B(p) = 1

Fonction de transfert en boucle fermée:

Pour un filtre du 1 ordre de constante de temps =RC et de fonction de transfert F(p)=1/(1+p), H(p) se réécrit:
er

La fonction de transfert en boucle fermée de la PLL pour un filtre RC est donc caractéristique d'un système
e
du 2 ordre bien connu en asservissement. Les notions de bande passante, stabilité, précision et temps de
réponse sont donc présentes dans l'étude d'une PLL et dépendent étroitement du coefficient d'amortissement du
système, donc du choix du filtre. Ce choix dépasse le cadre du TP, mais on pourra juger qualitativement de son
importance lors de la manipulation.

1.1.3 Plage de verrouillage et plage de capture

La plage de verrouillage est la plage de fréquences à l'intérieur de laquelle on peut faire varier la fréquence
du signal d'entrée de la boucle sans qu'il y ait décrochage de f s par rapport à fe. Supposons les tensions d'entrée et
de sortie données par :
Ve(t) = A.cos(et+e(t)) et Vs(t) = B.cos(st+s(t))
Après multiplication des 2 signaux dans un multiplieur de gain  et filtrage, on obtient :
Vf(t) = KD cos( (e-s)t + (e(t)-s(t)) ) où KD = AB/2
ce qui indique que Vf est compris entre -KD et +KD.

D'autre part, la pulsation de sortie du VCO est liée à la tension de sortie du filtre par:
s(t) = 0 + K0.Vf(t).
On en déduit :
0 - K0.KD < s(t) < 0 + K0.KD

Cette relation limite donc les fréquences d'entrée à une bande dite plage de verrouillage de largeur
fv = v/2 avec v = 2K0.KD
Il apparaît que la plage de verrouillage correspond, par le biais de K0 et KD, aux limites technologiques des
éléments suivants: saturation du comparateur de phase, saturation des amplificateurs, limitation en fréquence du
VCO. La plage de capture est la plage à l'intérieur de laquelle les 2 signaux se synchronisent. Pour la déterminer,
on suppose au départ le signal d'entrée non verrouillé et sa pulsation telle que :
e < 0 - K0.KD
D'autre part, on suppose Vf=0 soit s=0 quand la boucle n'est pas verrouillée. On considère que le filtre
passe-bas est parfait de bande passante Bpb telle que :
2Bpb < K0.KD
Si on augmente progressivement la pulsation d'entrée à partir d'une valeur e inférieure à 0-K0.KD, le
verrouillage ne pourra s'effectuer que si :
|e - 0| < 2Bpb soit e > 0 - 2Bpb
c'est à dire si le filtre laisse passer la composante de pulsation e - 0 .
La composante variable Vf modifie alors la pulsation s du VCO de telle sorte que l'écart ∣ω e− ω s∣
diminue. La tension Vf présente donc une fréquence de battement qui diminue et tend vers une valeur continue
lorsque e = s : la boucle est alors verrouillée.
Si e continue à augmenter, le verrouillage se maintiendra jusqu'à ce que e atteigne la limite 0 + K0.KD.
De même, si on diminue e de façon progressive à partir d'un valeur supérieure à 0 + K0.KD, la capture aura lieu
lorsque:
|e - 0| < 2Bpb soit e < 0 + 2Bpb
Si e continue à diminuer, le verrouillage se maintiendra jusqu'à ce que e atteigne la limite 0 - K0.KD.
La plage de capture est donc :
2fc = c/ avec c = 2Bpb
Le schéma de la figure 5 représente les plages de verrouillage et de capture.

Figure 5: Plages de Verrouillage et de Capture

1.1.4 Applications de la PLL

Filtre réjecteur de bruit

Si le signal d'entrée de la PLL est fortement bruité, la présence du filtre permet d'éliminer les parasites en les
moyennant sur une durée de temps suffisante. Ainsi, la sortie du VCO reproduit une version "nettoyée" du signal.
Les PLL sont par exemple utilisées pour purifier les spectres d'oscillateurs (élimination du bruit ou des
harmoniques) en les introduisant dans la boucle de retour de l'oscillateur.
Démodulation de fréquence
Supposons que le signal d'entrée de la boucle est modulé en fréquence selon :

où v(t) contient l'information BF à transmettre. La pulsation instantanée associée est donnée par :
e = 0 + K.v(t)
Lorsqu'il y a verrouillage, la pulsation de sortie du VCO est :
s = 0 + K0.Vf(t)
A l'équilibre, s=e d'où Vf(t) = (K/K0) v(t) et l'information est récupérée en sortie de filtre.

Synthétiseur de fréquence
Associée à un diviseur de fréquence, une PLL permet de réaliser facilement la fonction multiplication de
fréquence. Lorsque la boucle est verrouillée (Figure 6), f s/N=fe d'où fs=Nfe. Ce multiplieur est utilisé comme
élément de base dans la réalisation de synthétiseurs de fréquence et de fréquencemètres de haute qualité utilisant
des diviseurs programmables et un quartz comme fréquence de référence.

f
e
C
om
par
ate
ur V
CO
dep
has
e F
i
lt
re f
s
f
s/N
D
i
vise
ur
parN

Figure 6: Multiplieur de fréquence

1.2 PLL semi - numérique

1.2.1 Présentation du circuit 4046

Les PLL semi - numériques sont identiques dans leur principe aux dispositifs analogiques, exceptés le
comparateur de phase et le VCO qui sont de nature numérique. Le circuit intégré 4046 PLL semi - numérique est
réalisé en technologie CMOS (c'est à dire que la tension de polarisation VDD du circuit peut être comprise entre
+5V et +15V). La documentation technique est donnée en annexe.

Figure 7: Schéma - bloc de la PLL semi - numérique

Le filtre de boucle est extérieur au circuit car dépendant de la fréquence de travail et des performances
désirées. Pour notre application, il sera constitué d'un passe-bas du premier ordre d'équation 1/(1+R3C2p). Son
rôle est d'éliminer la composante alternative pour ne conserver que la valeur moyenne de Vr. Il faudra donc:

Le VCO est réglé par un circuit R1R2C1 externe qui permet de fixer les fréquences extrêmes f min et fmax
(dynamique du VCO). Lorsqu'un signal extérieur est appliqué, la fréquence f s en sortie du VCO peut s'exprimer :

Le gain K0 du VCO est donné par la pente de la caractéristique fs= f(Vf) représentée sur la figure 8, soit:
 K0 (rad.s-1) = 2fs/Vf
où fs = (fmax - fmin) est l'écart entre les fréquences extrêmes fournies par le VCO et Vf est l'écart entre les
tensions permettant de générer ces fréquences.

Figure 8 : Caractéristique théorique du VCO

Bien qu'il existe plusieurs types de comparateurs numériques, on étudiera uniquement ici le plus simple qui
est le "OU exclusif". Son principal inconvénient est d'être limité à des signaux à rapport cyclique de 50% (signaux
carrés). En plus du "OU exclusif", le circuit 4046 contient un deuxième comparateur basé sur un réseau de
mémoires numériques commandées par fronts d'impulsions et composé de 4 bascules RS et 2 transistors PNP et
NPN. Ce deuxième comparateur sera utilisé pour la réalisation de multiplieurs de fréquences car il conduit à des
plages de verrouillage et de capture maximales et ne peut pas s'accrocher sur une harmonique de Ve. Le "OU
exclusif" sera utilisé pour réaliser une démodulation de fréquence afin de disposer d'une variation linéaire du
déphasage sur la bande de verrouillage en fonction de la fréquence.

1.2.2 Le comparateur "OU exclusif"

Les signaux considérés possèdent un rapport cyclique de 50%. Dans la figure A-9, on a représenté 2
signaux déphasés de 0< et dans la figure A-10, deux autres déphasés de <2. Dans les 2 figures est
aussi représentée la tension Vr à la sortie du comparateur ("OU exclusif").

Figure 9: Signaux à l'entrée et à la sortie du comparateur de phase

Déphasage 0<
 Figure 10: Signaux à l'entrée et à la sortie du comparateur de phase
Déphasage <

Lorsque 0<, la tension moyenne est donnée par :

Lorsque <2, la tension moyenne est donnée par :

Une représentation graphique de Vf est donnée sur la figure A-11. On déduit de cette caractéristique le
gain KD=VDD/ du comparateur. Si un des 2 signaux possédait un rapport cyclique différent de 50%, il en
résulterait un écrêtage de la caractéristique triangulaire.

Figure 11: Caractéristique du comparateur

2. MANIPULATION
Le boîtier utilisé dans la manipulation est représenté sur la figure 11 avec les différents accès.
La tension de polarisation VDD de la PLL est comprise entre +5V et +15V.
La borne +5V correspond à la polarisation du diviseur de fréquences 4040.
L'interrupteur sélectionne l'un des 2 types de comparateurs de phase de la PLL.
Le commutateur règle le rapport de division N du 4040 (N=1,2,4,8,16 ou 32).
La capacité C1 et les résistances R1, R2 permettent le réglage du VCO.
La capacité C2 et les résistances R3, R4 fixent les caractéristiques du filtre.
La borne SORTIE FILTRE correspond à la tension prélevée après un étage suiveur en sortie du filtre, ce
qui permet de ne pas perturber les caractéristiques du filtre en réalisant la mesure. Cette borne ne correspond donc
pas à l'entrée du VCO, qui est accessible par la borne supérieure des résistances R3 et R4.
Le câblage des composants ainsi que les numéros des pattes des circuits sont indiqués figure 12.

2.1 Caractérisation expérimentale du 4046

(Commutateur sur N=1 ; Interrupteur sur Comp1 ; VDD=+5V)

2.1.1 Réglage du VCO

On veut régler le VCO de façon à avoir : fmax=140 kHz et fmin=70 kHz sous VDD=+5V.
En vous aidant des abaques fournis dans le datasheet du 4046B, déterminer C1, puis R1 sachant que
R2=10 k.
Alimenter le montage sous VDD=+5V. Utiliser une boîte AOIP pour fixer R1.
En l'absence de filtre, appliquer une tension à l'entrée du VCO (sur la borne supérieure de la résistance R4)
variant entre 0 et VDD. En déduire f0, fmin et fmax.
Comparer avec les valeurs théoriques. Régler R1 pour obtenir le fmax correct.

2.1.2 Bande de capture et bande de verrouillage

er
On réalise un filtre passe-bas du 1 ordre en imposant R4=0. Avec R3=100K et C2= 1,5 nF on obtient
une fréquence de coupure à 1 kHz<<fe.

On applique à l'entrée un signal de fréquence proche de f0 prélevé sur la sortie TTL du générateur .
Observer simultanément le signal d'entrée et le signal fourni par le VCO.
En faisant varier la fréquence d'entrée, observe-t-on bien un verrouillage?
En faisant varier fe, déterminer la plage de verrouillage et la plage de capture.

Mode opératoire pour la plage de verrouillage :

- injecter une fréquence égale à f0 à l'entrée, la faire croître lentement
- au décrochage, noter la fréquence haute de verrouillage fvmax.
- revenir à la fréquence centrale f0.
- la faire décroître lentement jusqu'au décrochage et noter la fréquence basse de verrouillage f vmin.
Mode opératoire pour la plage de capture :
- injecter à l'entrée une fréquence suffisamment basse pour que la PLL n'accroche pas.
- la faire croître lentement jusqu'à l'accrochage de la PLL et noter la fréquence basse f cmin.
- injecter une fréquence suffisamment haute pour que la PLL n'accroche pas.
- la faire décroître lentement jusqu'à l'accrochage de la PLL et noter la fréquence haute f cmax.

Pour fmax, f0 et fmin, relever les chronogrammes placés l'un en dessous de l'autre de l'entrée TTL, de la
sortie VCO et de la sortie comparateur. Interpréter...
 2.2 Démodulation de fréquence
2.2.1 Tracé de la caractéristique de transfert

Tracer la courbe Vf en fonction de la fréquence du signal d'entrée (non modulé).

2.2.2 Observation de la démodulation

Générer grâce aux synthétiseurs HP pour la BF et un générateur avec une sortie TTL pour la HF, un signal
TTL modulé en fréquence telle que FHF = 105 KHz, FBF = 200 Hz, VBFeff = 30 mV.

Vérifier que la démodulation ne dépasse pas les limites de la plage de verrouillage.

2.2.3 Mesure expérimentale de l'onde démodulée

Utiliser ce signal TTL ainsi modulé comme signal d'entrée et mesurer à l'oscilloscope l'amplitude
expérimentale du signal démodulé. Commentaires.
Quelle est l'influence de FBF , FHF et VBFeff sur la démodulation sachant que la modulation de fréquence
dépend uniquement de l'amplitude de la BF? Expliquer.

2.3 Multiplieur de fréquence

(Interrupteur sur Comp2 ; VDD=+7V)

Dans cette application, il est indispensable d'utiliser le comparateur de phase n°2, afin de disposer d'une
plage de poursuite et de capture maximales (fixées par le VCO) et de ne pas risquer un accrochage sur un
harmonique de Ve.
Le rapport N de multiplication est réglé par le commutateur qui sélectionne une des sorties du compteur
asynchrone 4040 (QA pour N=2, QB pour N=4,...). La stabilité de la boucle est augmentée en ajoutant une
résistance R2 dans le filtre.
Pour le VCO, on a C1=1nF, R1=100k, R2=
Pour le filtre, on a R3=100, R4=10k, C=100nF

1°) Comme dans la première partie de la manipulation , définir les bandes de capture et de verrouillage.
2°) Pour fe=1KHz, visualiser VCO et VTTL pour N=1.
3°) Pour N=2, 4, 8, 16, 32, visualiser VCO et VTTL à l'oscilloscope et interpréter. Qu'observe-t-on pour N=16
et N=32 ?
 Figure 11: Face avant de la maquette PLL

Figure 12: Schéma de câblage du multiplieur de fréquences

EPUNSA, Dép. Elec
2ème année
T.P. d'Electronique

BOUCLES A VERROUILLAGE DE PHASE

PLL

Appareils

Nb Fonction Marque Type

1 Oscilloscope 4 voies H.P. HP 54601B
1 15 MHz Function Generator H.P. HP 33120A
1 Function Generator Metrix GX 245
1 DC Power Supply Tektronix PS 280
1 Multimeter H.P. HP 34401A
1 Boîtier de résistances PSY R80

Résistances (x 1) 0 , 100, 10, 100,

Condensateurs (x 1) 1 nF, 1,5 nF, 100 nF