TD Archi

Faculté des Sciences Exactes – Département d’informatique 2018/2019
Module : Architecture des ordinateurs 2 Niveau : 2ème

Licence
TD N°1
Exercice 1 :
Répondre aux questions suivantes :
1) « informatique » est la contraction de deux mots, lesquels ?
2) L’information est représentée par une combinaison de …………….. (codage).
3) Quel est le plus petit et le plus grand nombre qu’on peut transmettre sur un bus de 8 bits ?*
4) Un ordinateur est une machine permettant de traiter d’une manière automatique l’information. Il effectue trois
types de services, lesquels ?
5) Citer trois types de langages associés à l’ordinateur.
6) Combien de fichier de 10 Mo peut-on stocker dans un espace de 1Go ?
7) Mettre en ordre croissant les tailles suivantes : 1To, 5.9 Mo, 8697 octet, 686 Ko, 1055 Go, 6Ko.
Exercice 2 : (Conversion)
Représentation des nombres
1) Exprimer en binaire le nombre décimal 965(10), le nombre octal 607(8) et le nombre hexadécimal A8B(16).
2) Exprimer en octal le nombre binaire 10111010(2), le nombre décimal 1157(10) et le nombre hexadécimal F1F(16).
3) Exprimer en hexadécimal le nombre binaire 10110110011101(2), le nombre octal 7106(8) et le nombre décimal
3589(10).
4) Exprimer en décimal le nombre binaire 10010111(2), le nombre octal 146(8) et le nombre hexadécimal C0E(16).
Exercice 3 : (Architecture générale)

1) Donner à l’aide d’un schéma, l’architecture de Von Neumann.
2) Dans une architecture de Von Neumann: où sont les données ?, où sont les programmes?
3) Comment le CPU sait il où est ma prochaine instruction à exécuter ?
4) Donner la définition d’un Bus et préciser les différents types des bus.
5) Donner la définition de l’unité centrale.
6) Qu’elle est le rôle de la mémoire principale ?
Exercice 4 : (Microprocesseur)
1) Qu’est-ce qu’un registre ?
2) Sachant que le bus d’adresse du processeur est de 16bit et que le bus de données est d’un octet, quelle est la
taille de l’espace mémoire maximum que celui-ci peut adresser ?
3) Quel doit être la taille de bus d’adresse d’un processeur 16bits pour qu’il puisse accèdes à une mémoire de
32Ko ?
Exercice 5 : (Mémoire)
1) Quelles sont les principales différences entre la DRAM et la SRAM ? où utilise-t-on de la DRAM ? la SRAM ?
2) Quelles sont les principales différences entre la RAM et la ROM ? où utilise-t-on de la ROM ?
3) On se place dans un système de mémoire de 1Go de mémoire géré de manière paginée et segmentée avec
des cadres de page de 4Ko. Chaque processus peut utiliser jusqu’à 1024 segments. Chaque segment peut
occuper 4Mo de mémoire. Le système d’exploitation autorise jusqu’à 1024 processus.
3.1. Quelle est la taille (en bits) de l’adresse logique ?
3.2. Quelle est la taille (en bits) de l’adresse physique ?
3.3. Combien y a-t-il de cadres de page dans la RAM ?
4) La capacité d’une mémoire est 16k x 32.
4.1. Indiquer le nombre de mots qu’elle peut stoker.
4.2. Donner le nombre de bits par mot 32 bits par mots 4.
4.3. Donner le nombre de cellules (cases) contenues dans la mémoire.
4.4. Indiquer le nombre total d’adresses différentes.
5) Calculer capacité mémoire d'un boitier dont le bus d'adresse est de 16 bits et un bus de données de 8 bits.
6) Donner la capacité d’une mémoire ayant 16 entrées d’adresses, 4 entrées et sorties de données.
Exercice 6 : (Mémoire cache)
1) Pourquoi utilise-t-on des mémoires caches ?

2) Soit une mémoire cache de niveau L1 ayant les caractéristiques suivantes :
-32 mots par lignes (mots de 2 octets)
- Taille de 32ko
- L1 et L2 sont inclusifs
- 4-associatifs. Remplacement LRU.
- Association par poids faible
- Taille de bus d’adresse : 32bits
2.1. Combien y a -t-il de lignes dans cette mémoire cache ?
2.2. Combien y a-t-il de blocs associatifs dans cette mémoire cache ?
2.3. Si la mémoire cache de niveau L2 a une taille de 2 Mo, combien y a -t-il de blocs de la mémoire cache L2
par bloc de la mémoire cache L1 ?
2.4. Si la mémoire fait 1Go, combien d’adresses correspondront à un bloc du cache L1 ?

TD Archi

Transféré par

Droits d'auteur :

Formats disponibles

TD Archi

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

TD Archi

Transféré par

Droits d'auteur :

Formats disponibles

Faculté des Sciences Exactes – Département d’informatique 2018/2019

Module : Architecture des ordinateurs 2 Niveau : 2ème

Exercice 3 : (Architecture générale)

Exercice 6 : (Mémoire cache)

1) Pourquoi utilise-t-on des mémoires caches ?

Vous aimerez peut-être aussi