TP3 Synthese Rampe 4 Spots
TP3 Synthese Rampe 4 Spots
TP3 Synthese Rampe 4 Spots
Type de document :
Travaux Pratiques
Classe :
Terminale
Date :
Squenceur logique
J
B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Spots
allums
R
RV
RVJ
RJVB
V
RJ
VB
RJB
VJ
B
RB
VJB
RVB
JB
J
aucun
Spots
teints
VJB
JB
B
aucun
RJB
VB
RJ
V
RB
RVJ
VJ
R
J
RV
RVB
RVJB
II Conception du squenceur
II 1 Sachant que si une sortie du squenceur est 1 le spot correspondant
sera allum, compltez ci-contre la table de fonctionnement du squenceur.
Pour raliser ce squenceur, nous allons utiliser 4 bascules JK comme le montre
la structure de base en haut de la page 2. Le squenceur tant synchrone, toutes
les entres dhorloge des bascules sont relies ensemble : il sagit du signal
dentre H du squenceur.
A chaque front actif du signal dhorloge H, une bascule ragira en fonction des
tats qui taient prsents sur ces entres J et K avant le front dhorloge. Les
quations des entres J et K de chaque bascule une tape n, se dterminent
donc partir de ltat quil y sur les sorties cette tape n, mais en
connaissant les valeurs que lon veut obtenir sur les sorties ltape
n+1 (cest--dire ltape suivante).
II 2 Sachant que chacun des spots sera branch sur la sortie principale dune
des bascules selon la correspondance ci-dessous, recopiez la table de
fonctionnement dans la colonne Etape n de gauche du tableau de la page 2.
Etape
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
V=Q1
J=Q2
www.gecif.net
B=Q3
Page 1 / 1
J0
K0
H
Q0
J1
Q0
K1
H
Q1
J2
Q1
K2
H
Q2
J3
Q3
Q2
K3
H
Q3
H
Structure de base du squenceur synchrone utilisant 4 bascules JK
Sorties
Q0
Etape n
Q1
Q2
Q3
Q0
Etape n+1
Q1
Q2
Q3
J0
K0
J1
Entres
Etape n
K1
J2
K2
J3
K3
II 3 Compltez la colonne Etape n+1 du tableau ci-dessus, en indiquant pour chaque sortie et
chaque tape ltat attendue ltape suivante.
II 4 Lors du passage dune tape n ltape suivante n+1, cest--dire lorsque lhorloge dune bascule
reoit un front actif, 4 transitions sont possibles concernant lancien et le nouvel tat de la sortie de la bascule.
Cochez dans le tableau ci-dessous les modes de fonctionnement utilisables pour chacune des 4 transitions :
Etat de la sortie
ltape n
Etat de la sortie
ltape n+1
Transition 1
Transition 2
Transition 3
Transition 4
www.gecif.net
Page 2 / 2
II 5 En utilisant les modes de fonctionnement trouvs prcdemment pour chacune des 4 transitions,
compltez la colonne Entre du tableau de la page 2, en indiquant les valeurs possibles (0, 1, ou lorsque
les 2 valeurs sont possibles) pour chacune des entres J et K des bascules.
II 6 A partir du tableau de la page 2, compltez ci-dessous les tableaux de Karnaugh et dterminez pour
chacune des entres J et K une quation en fonction de ltat des sorties Q0 Q3 ltape n. Comme les
entres J et K contiennent des (cest--dire indiffremment 0 ou 1) dans la description de leur tat,
lutilisation des tableaux de Karnaugh est ici indispensable pour obtenir les quations logiques les plus simples :
Tableau de Karnaugh de J0
Q0
0
1
1
0
Q1
Q2 Q 3
Tableau de Karnaugh de K0
Q0
0
1
1
0
Q1
Q2 Q 3
J0 =
K0 =
Tableau de Karnaugh de J1
Q0
0
1
1
0
Q1
Q2 Q 3
Tableau de Karnaugh de K1
Q0
0
1
1
0
Q1
Q2 Q 3
J1 =
K1 =
Tableau de Karnaugh de J2
Q0
0
1
1
0
Tableau de Karnaugh de K2
Q0
0
1
1
0
Q1
Q1
Q2 Q 3
Q2 Q 3
J2 =
T.P. : Synthse dun squenceur synchrone
K2 =
www.gecif.net
Page 3 / 3
Tableau de Karnaugh de J3
Q0
0
1
1
0
Q1
Q2 Q 3
Tableau de Karnaugh de K3
Q0
0
1
1
0
Q1
Q2 Q 3
J3 =
K3 =
II 7 Compltez en haut de la page 2 la structure de base du squenceur, afin que chaque entre J et K
correspondent son quation logique trouve prcdemment.
III Simulation du squenceur
Nous allons maintenant simuler le squenceur dans le logiciel de simulation Proteus, afin de vrifier sil rpond
bien au cahier des charges nonc page 1.
III 1 Saisissez le schma du squenceur dans le logiciel Proteus, en utilisant le circuit 4027 de la librairie
CMOS pour les bascules JK, et en utilisant les circuits suivants pour les portes logiques :
Fonction logique
ET-NON
OU-NON
ET
OU
OU-exclusif
Avec 2 entres
4011
4001
4081
4071
4070
Avec 3 entres
4023
4025
4073
Avec 4 entres
4012
4002
4082
4072
III 2 Connectez sur le signal dhorloge H un gnrateur DCLOCK et configurez sa frquence 1 Hz.
III 3 Connectez une sonde de tension sur lentre H et sur chaque sortie du squenceur, renommez
chaque sonde (H pour lentre, R V J et B pour les sorties) et liez les 5 sondes un graphe DIGITAL.
III 4 Configurez la dure totale du graphe afin de pouvoir observer un cycle entier du squenceur, puis
lancer la simulation.
III 5 Comparez les chronogrammes obtenus lcran avec le fonctionnement attendu du squenceur. En
cas dincohrences, vrifiez les quations logiques des entres Jn et Kn et le cblage des composants sur
lordinateur, puis recommencez la simulation jusqu obtenir les chronogrammes rpondant au cahier des
charges de la rampe de spots.
Remarques :
pour forcer ltat des bascules au dmarrage, on pourra donner une impulsion sur les entres
asynchrones R et S grce au gnrateur DPULSE (Mode gadgets + Gnrator).
Pour fixer 0 les entres asynchrones inutilises, on pourra utiliser le gnrateur DSTATE.
T.P. : Synthse dun squenceur synchrone
www.gecif.net
Page 4 / 4