Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 8 vistas

    Unidad 1

    Cargado por

    resendiz830528
    unidad uno programacion web

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Unidad 1

    Cargado por

    resendiz830528
    8 vistas23 páginas
    unidad uno programacion web

    Título original

    unidad1

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    unidad uno programacion web

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    8 vistas23 páginas

    Unidad 1

    Cargado por

    resendiz830528
    unidad uno programacion web

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 23

    Programa

    1 Modelo de arquitecturas de cómputo.


    1.1 Modelos de arquitecturas de cómputo.
    1.1.1 Clásicas.
    1.1.2 Segmentadas.
    1.1.3 De multiprocesamiento.
    1.2 Análisis de los componentes.
    1.2.1 CPU.
    1.2.1.1 Arquitecturas.
    1.2.1.2 Tipos.
    1.2.1.3 Características.
    1.2.1.4 Funcionamiento.
    Ordenador o Computadora

    Sistema de calculo de propósito general


    que incorpora una unidad central de
    proceso, memoria y dispositivos de
    entrada y salida.
    Del Diccionario de Electrónica e informática Orbis-Marcombo 1986.
    Características

    – Habilidad para realizar operaciones aritméticas y


    lógicas.
    – Memoria. Puede retener información por un periodo
    de tiempo dado.
    – Es programable. Efectúa una serie de operaciones en
    un orden determinado.
    – Capacidad de recibir información del mundo exterior y
    entregar resultados de sus cálculos.
    Jerarquía de un Sistema de
    Computo
    Computadora

    Subsistema de
    Procesador
    entrada y salida

    Subsistema de
    CPU
    Memoria

    Unidad de
    ALU
    Control
    Flujo de información en el CPU

    Control Resultados
    Subsistema
    de Memoria

    Códigos de Datos
    Operación
    Estado
    Unidad de Control Unidad Lógica
    Control Aritmética
    Arquitectura y organización

    Arquitectura: Atributos de una computadora


    que son visibles a un programador, o que tie-
    nen impacto en la ejecución lógica de un pro-
    grama.
    Organización: Detalles de hardware transpa-
    rentes al programador, tales como señales de
    control, interfases entre el computador y los
    periféricos y la tecnología de memoria usada.
    1.1.1 Modelos de arquitectura de
    computo clásicas
    Arquitectura Mauchly-Eckert (VonNewman)
    Concepto de programa almacenado

    Bus principal Memoria Principal


    Procesador
    Almacena
    Unidad de el programa y
    Control los datos

    ALU

    Registros Entrada y salida


    Arquitectura Harvard
    Espacios de memoria de datos y programa sepa-
    rados

    Bus de Bus de
    programa Procesador datos
    Memoria de datos
    Unidad de
    Memoria de Control
    programa
    ALU

    Registros Entrada y salida


    1.1.2 Arquitecturas segmen-
    tadas
    Las arquitecturas segmentadas aparecieron a
    mediados de los años 1960's como una manera de
    aumentar el rendimiento sin implicar un nivel masi-
    vo de paralelismo
    Durante los años 1980's fueron una de las ideas cen-
    trales de los procesadores RISC, buscando alcanzar
    el objetivo de que se ejecutara una instrucción cada
    ciclo de maquina.
    En Inglés se conocen como “pipelined procesors” o
    procesadores entubados
    Segmentación o entubamiento
    consiste en dedicar unidades especificas del proce-
    sador a cada una de las partes del ciclo de instruc-
    ción y ejecutarlas paralelamente
    Mejora dramáticamente el rendimiento debido a que
    en los procesadores modernos se tienen hasta 14
    etapas en el ciclo de instrucción
    Segmentación del cause
    La unidad de control se subdivide en dos o más
    unidades funcionales, cada una encargada de llevar
    a cabo una parte del ciclo de instrucción.
    Se comunican a través de una cola de instrucciones
    (Pipeline)

    Unidad de Unidad de
    Cola de Instrucciones
    Búsqueda ejecución
    Segmentación del cauce(2)
    La mejora en el rendimiento no es proporcional al
    numero de segmentos en el cauce debido a que cada
    etapa no toma el mismo tiempo en realizarse,
    además de que se puede presentar competencia por
    el uso de algunos recursos como la memoria princi-
    pal
    Espera Espera

    Búsqueda Ejecución
    CPU de multiprocesamiento
    Clasificación de Flynn
    SISO – (Single Instruction, Single Operand )
    computadoras de un solo núcleo
    SIMO – (Single Instruction, Multiple Operand )
    procesadores vectoriales; extensiones SSE; núcleos
    de GPU
    MISO – (Multiple Instruction, Single Operand ) No
    implementado
    MIMO – (Multiple Instruction, Multiple Operand )
    sistemas SMP, Clusters, GPU
    Multiprocesamiento
    Procesadores vectoriales – Son computadoras pen-
    sadas para aplicar un mismo algoritmo numérico a
    una serie de datos matriciales, en especial en la si-
    mulación de sistemas físicos complejos
    La mayoría de los procesadores modernos incluye
    algunas instrucciones de tipo vectorial, tales como
    las extensiones MMX, SSE
    Procesadores Digitales de Señales (DSP), son pro-
    cesadores especializados en el procesamiento de se-
    ñales tales como audio, vídeo, radar, sonar, radio,
    etc. Cuentan con instrucciones tipo vectorial que los
    hace muy aptos para dicha aplicación
    Sistemas SMP
    Sistemas SMP (Simetric Multi Procesesors) –
    Varios procesadores comparten la misma
    memoria principal y periféricos de I/O,
    Normalmente conectados por un bus común

    Procesador Procesador Procesador Procesador

    BUS Común

    Memoria
    Clusters
    Conjuntos de computadoras independientes conec-
    tadas en una red de área local o por un bus de
    interconexión y que trabajan cooperativamente para
    resolver un problema

    Memoria Memoria Memoria Memoria

    Procesador Procesador Procesador Procesador

    Red de Interconexión
    Procesadores Gráficos
    (Graphics Processing Unit GPU) – sistemas di-
    señados originalmente para el procesamiento
    de Gráficos, con múltiples procesadores vecto-
    riales sencillos compartiendo la misma memo-
    ria
    GPU Núcleo Núcleo Núcleo
    CPU PCI-E
    Núcleo Núcleo Núcleo

    Anfitrión
    Tarjeta
    Gráfica
    DRAM DRAM
    1.2-Análisis de los componen-
    tes
    1.2.1 – CPU 1.2.1.1- arquitecturas
    CISC (Complex Instruction Set Computers) Tienen un
    número amplio de instrucciones y modos de direcciona-
    miento. Se implementan instrucciones especiales que rea-
    lizan funciones complejas. El número de registros del
    CPU es limitado
    RISC (Reduced Instruction Set Computers) Solo se cuen-
    ta con unas pocas instrucciones y modos de direcciona-
    miento, pero se busca implementarlos de forma muy
    eficiente y que todas las instrucciones trabajen con todos
    los modos de direccionamiento. Amplio número de regis-
    tros en el CPU
    1.2.1.2 Tipos de CPU
    Por tamaño del ALU o del Bus de conexión al ex-
    terior (8, 16, 32, 64 bits)
    De cauce segmentado o no segmentado
    CISC o RISC
    Von Newan o Harvard
    Instrucciones enteras y/o de punto flotante
    1.2.1.3 Características de los
    CPU
    Modelo del programador (Conjunto de registros que
    el programador puede utilizar)
    Conjunto de instrucciones
    Modos de direccionamiento
    Ciclo de instrucción
    Buses de interconexión
    Codificación de una instrucción

    Código de Instrucción

    Operación Operando 1 Operando 2

    Operando único

    Codigo de Operación
    Ciclo de instrucción

    Búsqueda de la Instrucción

    Decodificación de la Instrucción

    Ejecución de la Instrucción
    Ciclo de instrucción (2)
    Búsqueda de instrucción: En esta etapa se lee
    el código de la siguiente instrucción a ejecutar
    PC Contiene la dirección de la instrucción
    IR<-[PC] (se lee de memoria el código)
    PC<-PC+1(PC apunta a la siguiente instruc-
    ción)
    Decodificación de la instrucción
    Se separa el contenido de IR en Opcode y
    Operando
    Se busca a que instrucción corresponde el Op-
    code

    También podría gustarte