Com Puertas
Com Puertas
Com Puertas
E ALUMNOS (A):
Kevin Altanacio Arroyo
Alexis Cuevas Mnedoza
C
Iván Pérez Ortiz
Docente:
Claudia Yoselin
CUATRIMESTRE:
4
PERIODO
Septiembre-Diciembre
Compuertas Lógicas
Introducción
Objetivo
Marco Teórico
LR LV LA S 00 01 11 10
0 0 0 1 0 1 0 1 0
0 0 1 0 1 0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Compuertas Lógicas
Código usado en Quartus ll
2.-Puertos (PORT): Define los puertos de entrada y salida. • xa, xb, xc son las entradas
de tipo BIT (variables lógicas binarias). • f es la salida de tipo BIT.
5.-Lógica de Asignación (f <= ...): Define cómo se calcula la salida f en función de las
entradas xa, xb y xc. • La expresión booleana implementada es:
Compuertas Lógicas
Compuertas Lógicas
Ejercicio 2
En un control de proceso de calidad las piezas acabadas se verifican de 3 en 3,
el proceso esta diseñado para que amenos 2 de las 3 piezas este defectuosa
lance una señal de alguna terminal.
LR LV LA S 00 01 11 10
0 0 0 0 0 0 0 1 0
0 0 1 0 1 0 1 0 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
Compuertas Lógicas
Código usado en Quartus ll
2.-Puertos (PORT): Define los puertos de entrada y salida. • xa, xb, xc son las entradas
de tipo BIT (variables lógicas binarias). • f es la salida de tipo BIT.
5.-Lógica de Asignación (f <= ...): Define cómo se calcula la salida f en función de las
entradas xa, xb y xc. • La expresión booleana implementada es:
Compuertas Lógicas
Compuertas Lógicas
Ejercicio 3
Se quiere diseñar un circuito que tenga para entrada una cifra
decimal de 0 a 9 codificada en binario y que detecte por salida los
múltiplos de 3
E1 E2 E3 E4 S
00 01 11 10
0 0 0 0 0
00 0 0 0 0
0 0 0 1 0
01 0 0 0 1
0 0 1 0 0
11 1 0 0
0 0 1 1 1
10 0 1 0 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
Compuertas Lógicas
Código usado en Quartus ll
2.-Puertos (PORT): Define los puertos de entrada y salida. • xa, xb, xc son las entradas
de tipo BIT (variables lógicas binarias). • f es la salida de tipo BIT.
5.-Lógica de Asignación (f <= ...): Define cómo se calcula la salida f en función de las
entradas xa, xb y xc. • La expresión booleana implementada es:
Ejercicio 3
Compuertas Lógicas
Se dispone de 4 interruptores A, B, C y D, con ellos se desea generar
una señal S que cumple las siguientes condiciones, S será 1 cuando
A este cerrado y B abierto, cuando D este cerrado A y B abierto
cuando A y B estén cerrado y C y D estén abierto, los demás serán 0.
E1 E2 E3 E4 S
00 01 11 10
0 0 0 0 0
00 0 1 0 0
0 0 0 1 1
01 0 0 0 0
0 0 1 0 0
11 1 0 0
0 0 1 1 0
10 1 1 1 1
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Compuertas Lógicas