Guia 1
Guia 1
Guia 1
Integrantes:
Ciclo: 2023 - 4
Sistemas Digitales
Laboratorio N° 01
Nombres:
- Ayala Mendez Jhamir Anthony
- Diaz Melgarejo Estrella Carolina
- Loyola Obregon Jefferson Gustavo
- Tenorio Vidal Jonser
- Ventocilla Huaman Diego Edgardo
Código:
[email protected]
[email protected]
[email protected]
[email protected]
I. Datos generales:
III. Objetivo:
V. Procedimiento:
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
VI. Cuestionario
b) Lógica Negativa
Aquí ocurre todo lo contrario, es decir, se representa al
estado "1" con los niveles más bajos de tensión y al "0" con los
niveles más altos.
c) Circuito Integrado
También conocido como chip o microchip, es una
estructura pequeña de material semiconductor, generalmente
silicio en el que se encuentran miles o millones de dispositivos
electrónicos interconectados, principalmente transistores y
diodos, aunque también puede contener componentes pasivos
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
d) Estado estable
En los circuitos en estado estacionario, las fuentes de fuerza
electromotriz, ya están conectadas, y las corrientes y diferencias
de potencial en cada uno de sus elementos ya han alcanzado
valores constantes en el tiempo. Esta es la condición de la
mayoría de los circuitos que estudiamos.
e) Estado metaestable.
La metaestabilidad es un fenómeno probabilístico que provoca
fallos en sistemas digitales. Ocurre con mayor probabilidad
cuando un circuito recibe una señal asincrónica o se intercambian
señales entre sistemas sincrónicos con dominios de reloj no
relacionados.
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
f) BCD
Este decodificador se aparta de la definición general ya que cada
combinación de valores de las entradas activa varias salidas, en
lugar de una sola. Tiene cuatro líneas de entrada en código BCD
y salidas capaces de excitar un display de siete segmentos para
representar cualquier dígito de 0 a 9. De la misma forma que hay
dos tipos de decodificadores existen dos tipos de display de 7
segmentos, unos cuyos segmentos se activan con un 1, llamado
display de 7 segmentos de cátodo común, y otro cuyos
segmentos se activan con un cero, llamado display de 7
segmentos de ánodo común. Evidentemente, decodificador y
display tienen que ser del mismo tipo para poder ser conectados.
g) Bit
Binary digit es una expresión inglesa que significa “dígito
binario” y que da lugar al término bit, su acrónimo en nuestra
lengua. El concepto se utiliza en la informática para nombrar a
una unidad de medida de información que equivale a la selección
entre dos alternativas que tienen el mismo grado de probabilidad.
El bit, en otras palabras, es un dígito que forma parte del sistema
binario. A diferencia del sistema decimal, que utiliza diez dígitos
(0, 1, 2, 3, 4, 5, 6, 7, 8 y 9), el sistema binario apela a sólo dos
(0 y 1). Un bit, por lo tanto, puede representar a uno de estos dos
valores (0 ó 1).
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
h) ECL
La familia ECL, lo que quiere decir Lógica Acoplada en Emisor
(emmiter-coupled logic) son unos circuitos integrados digitales los
cuales usan transistores bipolares, pero a diferencia de los TTL
en los ECL se evita la saturación de los transistores, esto da lugar
a un incremento en la velocidad total de conmutación. La familia
ECL opera bajo el principio de la conmutación de corriente, por el
cual una corriente de polarización fija menor que la corriente del
colector de saturación es conmutada del colector de un transistor
al otro. Este tipo de configuraciones se les conoce también como
la lógica de modo de corriente (CML; current-mode logic).
i) EDO
Lanzada en 1994 y con tiempos de accesos de 40 o 30 ns
suponía una mejora sobre su antecesora la FPM. La EDO,
también es capaz de enviar direcciones contiguas pero direcciona
la columna que va utilizar mientras que se lee la información de la
columna anterior, dando como resultado una eliminación de
estados de espera, manteniendo activo el buffer de salida hasta
que comienza el próximo ciclo de lectura.
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
j) SRAM
.
UNIVERSIDAD NACIONAL JOSE FAUSTINO SANCHEZ CARRIÓN
FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMÁTICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA
XNOR
Su salida de hecho estará en estado bajo cuando una de las dos
entradas se encuentre en estado alto. Igualmente, la salida de una
XOR negada.
Operación
Q=A.B+A.B
Tabla de verdad y símbolo