Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 25 vistas

    S8 Memorias Enunciado Sol

    Cargado por

    Juan Santaella Vallejo
    El documento presenta tres problemas relacionados con sistemas de memoria. El primer problema describe la memoria del rover Curiosity de Marte y pide calcular la cantidad y tipos de chips de memoria utilizados y dibujar el circuito decodificador. El segundo problema describe una tarjeta de memoria con tres bancos y pide detalles sobre las líneas de datos y direcciones, el mapa de memoria y esquemas de los bancos. El tercer problema describe un módulo RAM que debe ser colocado en el mapa de memoria de un sistema, y pide calcular cant

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    S8 Memorias Enunciado Sol

    Cargado por

    Juan Santaella Vallejo
    25 vistas7 páginas
    El documento presenta tres problemas relacionados con sistemas de memoria. El primer problema describe la memoria del rover Curiosity de Marte y pide calcular la cantidad y tipos de chips de memoria utilizados y dibujar el circuito decodificador. El segundo problema describe una tarjeta de memoria con tres bancos y pide detalles sobre las líneas de datos y direcciones, el mapa de memoria y esquemas de los bancos. El tercer problema describe un módulo RAM que debe ser colocado en el mapa de memoria de un sistema, y pide calcular cant

    Descripción original:

    Problemas de memorias digitales

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    El documento presenta tres problemas relacionados con sistemas de memoria. El primer problema describe la memoria del rover Curiosity de Marte y pide calcular la cantidad y tipos de chips de memoria utilizados y dibujar el circuito decodificador. El segundo problema describe una tarjeta de memoria con tres bancos y pide detalles sobre las líneas de datos y direcciones, el mapa de memoria y esquemas de los bancos. El tercer problema describe un módulo RAM que debe ser colocado en el mapa de memoria de un sistema, y pide calcular cant

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    25 vistas7 páginas

    S8 Memorias Enunciado Sol

    Cargado por

    Juan Santaella Vallejo
    El documento presenta tres problemas relacionados con sistemas de memoria. El primer problema describe la memoria del rover Curiosity de Marte y pide calcular la cantidad y tipos de chips de memoria utilizados y dibujar el circuito decodificador. El segundo problema describe una tarjeta de memoria con tres bancos y pide detalles sobre las líneas de datos y direcciones, el mapa de memoria y esquemas de los bancos. El tercer problema describe un módulo RAM que debe ser colocado en el mapa de memoria de un sistema, y pide calcular cant

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 7

    COMPUTER TECHNOLOGY

    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    PROBLEMA 1

    La memoria básica del vehículo de exploración


    marciana Rover Curiosity tiene un tamaño total
    de 1M x 32 bits. La parte baja está formada por
    512K x 32 bits de memoria ROM. A
    continuación, hay un espacio vacío de 256K
    que se reservó para futuras ampliaciones. El
    resto, hasta completar 1M, es memoria RAM.
    Los chips que se utilizaron para configurar la
    memoria que comentamos eran los que había
    en stock: chips de RAM de 256K x 32 bits y
    chips de ROM de 512K x 16 bits.

    Se pide:
    1) ¿Cuantos chips de cada clase se usaron? Indique las direcciones de inicio y final de
    cada integrado en binario y hexadecimal.
    2) Dibuje el circuito decodificador que usaría para direccionar los chips que integran la
    memoria. Etiquete de manera adecuada todas las líneas.

    SOLUCIÓN
    1)

    Banco Mapa de memoria Direcciones (binario) Direcciones (hex)


    B1 RAM1 (1111)(1111)(1111)(1111)(1111) Inicio: 0xFFFFF
    (1100)(0000)(0000)(0000)(0000) Fin: 0xC0000
    Vacío X (1011)(1111)(1111)(1111)(1111) Inicio: 0xBFFFF
    (1000)(0000)(0000)(0000)(0000) Fin: 0x80000
    B2 ROM 1 ROM2 (0111)(1111)(1111)(1111)(1111) Inicio: 0x7FFFF
    (0000)(0000)(0000)(0000)(0000) Fin: 0x00000

    2)
    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    Extraído de: Ejercicio propuesto FIE GIE curso 2016/2017

    PROBLEM 2:

    Se dispone de una tarjeta de memoria con una arquitectura como la indicada en la


    figura, donde B1, B2 y B3 son bancos de memoria, formados por distintos circuitos
    integrados (figura 1)
    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    Figura 1

    Se pide:

    1. Indicar el número de líneas de datos, líneas de dirección y tamaño de cada uno de


    los bancos de memoria B1, B2 y B3 de la figura. Justificar la respuesta
    2. ¿Cuántas líneas de datos y direcciones tiene que tener, al menos, un
    microprocesador para poder manejar completamente la tarjeta de memoria?
    3. Calcular el tamaño de memoria instalada en la tarjeta y el tamaño máximo de una
    futura ampliación.
    4. Para la realización los bancos de memoria B1, B2 y B3 se han utilizado los
    siguientes módulos de memoria:
    4 chips de SRAM de 32K x 4 bits
    chip de EEPROM de 8K x 16 bits
    2 chips de ROM de 16K x 8 bits
    Basándose en estos módulos de memoria y en las señales conectadas a los bancos,
    indicar el tipo de memoria de cada banco y dibujar el mapa de memoria, indicando
    en hexadecimal las direcciones de comienzo y fin de cada uno de los módulos de
    memoria
    5. Dibujar el esquema de cada uno de los bancos de memoria, utilizando los módulos
    de memoria indicados y conectando los buses de datos, direcciones y señales de
    control donde corresponda. Todas las memorias tienen las señales de control (CS
    (chip select), OE (Output Enable) y WR (Write)) activas a nivel bajo.
    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018
    SOLUCIÓN

    1.

    Direcciones Datos Tamaño (#palabras x


    tamaño palabra)
    B1 14 bits 16 bits 16k x 16 bits
    B2 13 bits 16 bits 8k x 16 bits
    B3 15 bits 16 bits 32k x 16 bits

    Justificación
    Tamaño del bloque = 2(máx líneas bus direcciones)/número salidas dec = 216/8 = 64k / 8 = 8k
    (tamaño memoria direccionable con cada salida de decodificador)

    CS0 = S0 + S1 →  = 2 x 8k =  = 214


    CS1 = S2 →  = 1 x 8k =  = 213
    CS2 = S3 + S4 + S5 + S6 →  = 4 x 8k =  = 215
    Considerando los chips del apartado 4, la anchura máxima del bus de datos será la que fijen los chips con
    más bits de datos (E2PROM: 16 bits de datos)

    2.
    Líneas de datos del μP: 16 bits
    Líneas de direcciones del μP: 16 bits

    3.
    Memoria instalada: 56k x 16 bits
    Tamaño máximo de expansión: 8k x 16bits

    4.

    Banco Mapa de memoria Direcciones (hex)


    B1 ROM 1 ROM2 Inicio: 0x0000
    Fin: 0x3FFF
    B2 E2PROM Inicio: 0x4000
    Fin: 0x5FFF
    B3 SRAM 1 SRAM 2 SRAM 3 SRAM 4 Inicio: 0x6000
    Fin: 0xDFFF
    Exp Expansión Inicio: 0xE000
    Fin: 0xFFFF

    5.
    Esquema de banco 1
    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    Esquema de banco 2

    Esquema de banco 3
    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    Extraído de FINAL EXTRAORDINARIO TC JUNIO 2016, EJERCICIO 3

    PROBLEM 3:

    Un módulo de memoria RAM de 16K x 8 debe ser situado en el mapa de memoria


    correspondiente a un sistema cuyo bus de direcciones es de 16 líneas y bus de datos de 8 bits.

    Las posiciones de memoria situadas entre la 2000H y la 5FFFH se encuentran ya ocupadas por
    memoria ROM y también están ocupadas las direcciones de memoria de A000H a la FFFFH.con
    memoria EPROM, el resto se encuentra libre.
    a) ¿Qué cantidad de memoria ROM tiene el sistema?
    b) ¿Qué cantidad de memoria EPROM tiene el sistema?
    c) ¿Diga cuál es la ubicación posible para el modulo RAM que deseamos añadir, indique
    la dirección de inicio y final en hexadecimal?
    d) Si el nuevo módulo está formado por dos chip de (8k x 8) cada uno, obtenga la
    ecuación de activación de cada una de ellos (CSRAM-1 y CSRAM-2).
    e) Dibuje el circuito de selección de todas las memorias del sistema, utilice un
    decodificador con las entradas que necesite, salidas activas a nivel alto y el mínimo
    número de puertas lógicas.
    NOTA: Considere que los Chip Select: CSROM, CSEPROM, CSRAM-1 y CSRAM-2, son
    activos a nivel alto.

    SOLUCIÓN

    a) Cantidad ROM?

    5FFF-2000 +1 = 3FFF +1 = 4000h = 16K

    b) Cantidad EPROM?

    FFFF-A000 +1 = 5FFF +1 = 6000h = 24K

    c) Ubicación módulo RAM a añadir

    Las zonas libres disponibles son:


    0000h -1FFFh => (1FFFh+1= 2000h = 8K) => No caben 16K.
    6000h- 9FFFh =>(3FFFh +1= 4000 = 16K) => Si caben 16K

    d) Activación nuevos módulos


    COMPUTER TECHNOLOGY
    M2.218.13869

    Finite state Machines: class problems


    April, 2018

    Memoria RAM-1 desde: 6000h hasta 7FFFh


    Memoria RAM-2 desde: 8000h hasta 9FFFh

    CSRAM-1= A15’·A14·A13
    CSRAM-2= A15·A14’·A13’

    e) Circuito selección

    Extraído de: Electrónica Digital 2014/15

    También podría gustarte