FACULTAD DE INGENIERÍA Y ARQUITECTURA

ESCUELA DE INGENIERÍA INDUSTRIAL

TITULO DE INVESTIGACIÓN
“CIRCUITOS SENCUENCIALES Y FLIP-FLOP DE
ALMACENCENAMIENTO”
Autor(es):
Blas Torres, Luis Enrique

Asesor:

Foronda Bocanegra, Juan Wilder

Lima - Perú

2022
1.INTRODUCCION........................................................................................................3

2.CIRCUITOS SECUENCIALES...................................................................................4

2.1 Concepto de circuito secuenciales.....................................................................4

2.2Tipos de circuito secuenciales............................................................................4

2.2.1Circuito síncrono..............................................................................................4

2.2.2 Circuitos síncronos.........................................................................................4

2.3 Usos de circuitos secuenciales..........................................................................4

2.4 Característica del circuito secuenciales.............................................................5

2.5 Aplicaciones de sistemas secuenciales.............................................................5

3. PROCEDIMIENTO DE DISEÑO................................................................................5

4. BIESTABLES Y FLIP-FLOP......................................................................................7

5. FLIP-FLOP DE ALMACENAMIENTO........................................................................9

6. LOS TIPOS DE FLIP-FLOP.......................................................................................9

6.1 Asíncronos.........................................................................................................9

6.2 Síncronos.........................................................................................................10

7. LOS FLIP-FLOP MAS CONOCIDO.........................................................................10

7.1 Flop-flop T........................................................................................................10

7.2 Flip-flop D (Delay)..................................................................................................11

8. LA FUNCIÓN DE LAS ENTRADAS DE CLEAR Y PRESET....................................11

8.1 Valores De Clear Y Preset...............................................................................12

9. EJERCICIOS DE FLIP-FLOP..................................................................................12

9.1 ejercicios..........................................................................................................12

9.3 Ejercicio con bloque NOR de flip-flop R-S........................................................15

10. Biografía................................................................................................................22

2
1.INTRODUCCION

Como introducción vengo a definir, cada parte y componentes que puede tener
circuito secuencial y flip-flop de almacenamiento para ver los métodos de forma
sencilla y rápida, se deben en una forma especial de presentar los estados, que
permite hacer el aumento de la capacidad de transmisión de la fibra óptica, para
ver el comportamiento.

Se exponen los aspectos relacionados con los sistemas de numeración,

operaciones y códigos binarios. También se establece una descripción de
comportamientos para los componentes digitales, como complemento a la
enseñanza de estudios, se describe el comportamiento de los circuitos
secuenciales y como también de flip-flop de almacenamiento, se explicará los
diseño y operaciones de los contadores digitales. Elementales encargados de
establecer la secuencia.

Por lo tanto, es importante los parámetros de temporización asociado con el

registro, ya que estos afectan directamente a la velocidad a la que puede
aplicarse en las señales

2.CIRCUITOS SECUENCIALES

3
2.1 Concepto de circuito secuenciales
Es un tipo de circuito lógico que envía una salida que depende de la entrada actual. Ese
lo hace diferente de un circuito combinacional, cuya salida depende de únicamente de la
entrada actual. Dada su dependencia de la entrada almacenada, son partículas utilizadas
en memoria de acceso aleatoria (RAM) de la computadora que hay dos tipos de
secuenciales son circuitos síncronos y circuitos asíncronos.

2.2Tipos de circuito secuenciales

2.2.1Circuito síncrono

Los circuitos síncronos se hace uso de flip-flops y compuerta lógica, similar de los flip-
flops que permiten o restringen el flujo de información en función de determinada
situación de dos variables son iguales una a otra. Un tipo reloj. Los pulsos de reloj se
utilizan para sincronizar los diferentes elementos del circuito, tales como los flip-flops.
En un circuito cronometrado secuenciales solo se ven afectado cuando se les indica
mediante un pulso de reloj.

2.2.2 Circuitos síncronos

El orden en el que cambian sus variables de entrada, y envía una salida que depende del
resultado. Este tipo de circuito también debe ser capaz de cambiar sus variables de
entrada en cualquier momento
Hay también tipo específico de circuito asíncrono, denominado circuito de compuerta
con cambio de realimentación en el cambio de realimentación significa que la
información de la salida puede ser realimentada en la entrada.
Un sistema secuencial dispone de elemento de memoria cuyo contenido puede cambiar a
lo largo de tiempo, el estado de un sistema secuencial viene dado por el contenido de sus
elementos de memoria. Es frecuente que en los sistemas secuenciales exista una señal
que inicia los elementos de memoria con el valor determinada.
La salida es un instante concreto viene dada por la entrada y por el estado anterior del
sistema. El estado actual del sistema, junto con la entrada, determinara el estado en el
instante siguiente.

2.3 Usos de circuitos secuenciales

Debido a su capacidad para almacenar información para ser utilizada en un momento

posterior, los circuitos secuenciales son útiles en muchas aplicaciones, incluyendo la
memoria de la computadora, los circuitos secuenciales también usan un reloj interno,
por lo que son útiles en los relojes. El dispositivo de memoria utilizados en circuitos
secuenciales puede ser tan sencillo como un simple retardador o complejos como un
circuito complejo de memoria denominado multivibrador biestable o flip-flop.

4
2.4 Característica del circuito secuenciales

 Poseen uno o más caminos de realimentación, es decir, uno más señales internas
o de salida se vuelven a introducir como señales de entradas. Gracias a esta
característica se garantiza la dependencia de la operación con la secuencia
anterior
 Existe una dependencia explicita del tiempo.

2.5 Aplicaciones de sistemas secuenciales

Los sistemas secuenciales formar un conjunto de circuitos muy importantes en la vida

cotidiana. En cualquier elemento que sea necesario almacenar algún parámetro, es
necesario un sistema secuencial, la programación necesita un sistema secuencial.

3. PROCEDIMIENTO DE DISEÑO

El diseño genérico de un autómata se estructura en

las siguientes fases [1]:
1. Diseño del diagrama de estados
2. Creación de la tabla de transiciones
2.1 Minimización de estados
2.2 Codificación de estados
3. Creación de la tabla de excitaciones
4. Simplificación e implementación
La calidad final del circuito dependerá de la experiencia e intuición del diseñador,
además de la complejidad del propio sistema. La experiencia se alcanza con ejemplos y
con el propio diseño de autómatas. Sin embargo, en el diseño de autómatas de estados
finitos surgen dos grandes problemas,
por un lado, la minimización de estados y la codificación de estados. Para la resolución de
ambos problemas se deben aplicar procedimientos sistemáticos, cuya correcta aplicación de
estos métodos deriva en un circuito mínimo y funciona

5
En esta fase la comprensión, experiencia e intuición del diseñador son fundamentales
para un diseño correcto.

Es más que la reordenación en forma de tabla de la información grafica del diagrama de

estado. Es decir, es una transformación de grafico a tabla, hecho el diagrama de estados
no es necesario, aunque si es cómodo su uso para aclarar el diseño.

4. BIESTABLES Y FLIP-FLOP

Los elementos de almacenamiento que se emplean en circuito secuenciales asíncronos

reciben el nombre de biastables o latch (candado o seguro), los cuales son dispositivos

6
de almacenamiento de un bit que puede cambiar su valor independiente de una señal de
reloj.

Tiene dos entradas rotulados S por la inicialización y R por reinicializacion. El candado

SR tiene dos estados útiles. Cuando la salida Q=1 y /Q=0 se dice que está en el estado
de inicialización. Cuando Q=0 y /Q=1, está en el estado de reinicializacion. Las salidas
Q y /Q normalmente complementos mutuos. Un estado indefinido se presenta ambas
salidas son iguales a 1. Ocurre cuando ambas entradas son iguales a 0 en el mismo
tiempo.

En condiciones normales, ambas entradas del candado permanecen en 1 a menos que

sea necesario cambiar el estado. Una adición momentánea de 0 a la entrada S hace que
el pestillo entre en el estado de inicialización. La entrada S debe devolver 1 antes de
que puedan ocurrir otros cambios. Si ambas entradas son 1, el modo de reinicio se puede
cambiar aplicando temporalmente un 0 a la entrada R. R puede entonces cambiarse a 1 y
el circuito permanece reiniciado. Por lo tanto, cuando las entradas S y R son iguales a 1,
el latch puede estar en el estado inicializado o reiniciado, dependiendo de qué entrada
era 0 antes del cambio. Aplicar 0 a las entradas S y R del pestillo hace que ambas salidas
se conviertan en 1. Esto crea un estado indeterminado porque crea un siguiente estado
impredecible cuando ambas entradas devuelven 1. En funcionamiento normal, evite esto
asegurándose de que ambas entradas no estén en 0 al mismo tiempo.

El Candado D se define una forma de eliminar la condición del estado indefinido en el

SR asegurando que las entradas S y R nunca sean iguales a 0 al mismo tiempo. La
siguiente figura muestra el circuito y tabla de funciones correspondiente.

7
Este candado tiene dos entradas. D (datos) y C (control). Entrada de señal D
normalmente
y complementado. Mientras la entrada de control tiene valor 0, el candado SR
Ambas entradas cruzadas son 1 y el circuito no puede cambiar de estado
Importe el valor D. La entrada D se considera si C = 1. En este caso, si
D es 1 y la salida de Q se vuelve 1, colocando el circuito en el estado de inicialización.
Si d es 0, entonces
La salida Q pasa a 0 y el circuito entra en modo de reinicio. Elementos de
almacenamiento utilizados en circuitos secuenciales controlados
Cada reloj se llama flip-flop (FF) y cambian las unidades.
Almacena los bits que manipulan el borde activo de la señal del reloj. normalmente,
Los circuitos secuenciales utilizan una gran cantidad de FF para almacenar tantos bits
como sea posible.
necesario. El circuito FF tiene dos salidas, una a común y otra a común.
El complemento de los bits almacenados en él. Se puede ingresar información binaria
FF de diferentes maneras, produciendo diferentes tipos de flip-flops,
Como FF D, SR y JK:

5. FLIP-FLOP DE ALMACENAMIENTO

Los Flip-Flop son ampliamente usados para el almacenamiento y transferencia de datos

digitales y se usan normalmente en unidades llamadas registro, para el almacenamiento
de datos numéricos binarios. Son dispositivos con memoria más comúnmente utilizados.

8
  Asumen solamente uno de dos posibles estados de salida.
 Tiene un par de salidas que son complemento una de la otra
 Tiene una o más entradas que puede causar que el estado del Flip-Flop

6. LOS TIPOS DE FLIP-FLOP

Este compuesto por dos tipos que son asíncronos y síncronos.

6.1 Asíncronos.

Solo tiene entrada del control. El más empleado es el flip-flop RS, son entrada, mientras
que Q y /Q son la salida (Q generalmente la salida que se busca manipular.), la conexión
cruzada de la salida de cada compuerta a la entrada de la otra construye el lazo de
reglamentaciones en todas las memorias disponibles.

6.2 Síncronos.

Además de la entrada de control necesita un entrada sincronismo o de reloj .

9
7. LOS FLIP-FLOP MAS CONOCIDO.

7.1 Flop-flop T

Es el cambio de estado en cada pulso de T, el pulso es un ciclo completo de cero a 1

podemos complementar una entrada de reloj

La siguiente tabla muestra el comportamiento del FF T Y del FF S-R de cada

pulso de t.

7.2 Flip-flop D (Delay)

10
Es uno de los FF más sencillos. Su función es dejar pasar lo que entre por D, a la salida
Q, después de un pulso de reloj.

La siguiente tabla muestra el comportamiento del flip flop D

8. LA FUNCIÓN DE LAS ENTRADAS DE CLEAR Y PRESET

Se utiliza cuando el flip-flop en la construcción de circuitos, es necesario poder

controlar el momento en el que un FF empieza a funcionar y el valor con el que inicia su
secuencia. Para que permita los diseños seleccionados de los valores iniciales del ff y el
momento en el que empieza a funcionar

8.1 Valores De Clear Y Preset

11
  0: Inicializan el FF en el valor correspondiente
 1: El flip-flop opera normalmente
La siguiente figura muestra un FF J – K con las entradas de inicialización

9. EJERCICIOS DE FLIP-FLOP

9.1 ejercicios

 Dados los siguientes diagramas de tiempo para el flip-flop J-K, obténganse los
diagramas de tiempo a la salida del mismo en las terminales Q y Q a partir de los
diagramas de tiempo proporcionados. Supóngase que el flip-flop J-K está inicialmente
en el estado Q=0. Supóngase también que los cambios son motivados por las
transiciones de "1" a "0" en la terminal C y que en el estado J=1 y K=1 la
terminal C no ejerce ninguna acción.

12
La salida en la terminal Q basada en las características del flip-flop J-K suponiendo que
inicialmente Q=0 es como se muestra a continuación:

La explicación del diagrama de tiempos de la salida Q es la siguiente:

Suponiendo que el flip-flop J-K está inicialmente en el estado Q=0, la transición de "0"

a "1" en la terminal C no produce efecto alguno, pero la caída subsecuente de "1" a "0"
hace que el flip-flop J-K cambie de estado, pasando de Q=0 a Q=1. La siguiente
transición negativa de "1" a "0" en la terminal C hace que la salida Q vuelva a cambiar
de estado, pasando de Q=1 a Q=0. Tras esto, aparecen unos "pulsos" en las
terminales J y K, pero estos no tienen efecto alguno al permanecer la terminal C en un
nivel estático. Tras ascender nuevamente la terminal C de "0" a "1", hay un cambio en el
valor de entrada en la terminal J, que es puesta a J=1. Esto prepara al flip-flop para que
cuando haya una transición negativa de "1" a "0" en la terminal C el flip-flop J-K pase
al estado Q=1 al tener J=1 y K=0 en sus terminales de entrada, que es precisamente lo
que ocurre al final del tercer "pulso" en la terminal C. Tras esto, después de que la
entrada en la terminal J cae de "1" a "0" sin producir cambio alguno puesto que los
cambios los produce únicamente la terminal C, la terminal C sube de "0" a "1" sin
producir todavía cambio alguno en la salida, y permanece en "1" mientras el valor en la
terminal K sube de "0" a "1". Esto prepara al flip-flop para que cuando haya una
transición negativa de "1" a "0" en la terminal C el flip-flop J-K pase al estado Q=0 al
tener J=0 y K=1 en sus terminales de entrada, que es precisamente lo que ocurre al final
del cuarto "pulso" en la terminal C. Tras esto, la entrada J es elevada de "0" a "1", con
lo cual ambas entradas J y K tienen el valor de "1", lo cual tiene como consecuencia
directa que cuando ocurran los siguientes dos "pulsos" en la señal de "reloj" C el flip-
flop J-K no cambie de estado.

Puesto que la salida en la terminal Q es simplemente el complemento (inverso lógico) de

la salida en la terminal Q, el aspecto del diagrama de tiempos mostrado por esta
terminal será el siguiente:

9.2 Ejerció de flip-flop J-K

13
 Demostrar que la salida de un flip-flop J-K, después de que ha ocurrido una
transición, está dada por:

Tomando en cuenta las propiedades del flip-flop J-K, se puede desarrollar la siguiente
Tabla de Verdad:

De la Tabla de Verdad se puede obtener ahora Qn+1 en función de J, K y Qn por medio

de minterms:

Qn+1 = J·K·Qn + J·K·Qn + J·K·Qn + JKQn

Qn+1 = (J + J)·K·Qn + (K + K)JQn

Qn+1 = JQn + K·Qn

14
9.3 Ejercicio con bloque NOR de flip-flop R-S

Diseñar un flip-flop J-K usando funciones lógicas básicas, utilizando para ello bloques
NOR.

Para facilitar la comprensión del diseño, se reproducen primero el diagrama

esquemático y la Tabla de Verdad del flip-flop R-S hecho con bloques NOR:

Es necesario diseñar primero una configuración en la cual la información a la entrada

sea transferida a la salida únicamente cuando la terminal de "reloj" C vaya del estado
"1" al estado "0", justo cuando ocurre la transición. Esto presupone necesariamente dos
pasos, a saber:

(A) Cuando la terminal C va de "0" a "1".- La configuración es "preparada" para el

cambio que habrá de ocurrir. Se almacena dentro de la configuración interna del
elemento la información que está puesta a la entrada del mismo.

(B) Cuando la terminal C va de "1" a "0".- La salida de la configuración adquiere el

estado a su entrada que fue almacenado por la misma durante la transición de "0" a "1".
Esto sugiere el uso de dos flip-flops R-S para construir la configuración.

15
Para poder implementar lo anterior, se requiere un circuito con dos flip-flops R-S en una
configuración maestro-esclavo (master-slave) como se muestra a continuación:

El tipo de compuerta usado debe permitir el flujo de información al ser activada con un
"1" y detener todo flujo de información al ser desactivada con un "0". Al ser desactivada
con un "0", su salida en sus dos terminales debe ser "0" para que el flip-flop R-S que le
sigue retenga a la información que se deseaba almacenar (o sea, viendo la Tabla de
Verdad del flip-flop R-S hecho con bloques NOR, se requiere que R=0 y S=0 para que
el flip-flop retena su estado anterior). Este tipo de compuerta ya lo hemos visto
previamente. Se puede construír fácilmente usando funciones AND como se muestra a
continuación:

Al ir la terminal C de "0" a "1", la compuerta de entrada permite que se almacene en el

flip-flop maestro la información a la entrada de la configuración, a la vez que la
compuerta de transferencia entre los dos flip-flops impide que esta información altere la

16
información que está puesta a la salida de la configuración, porque se requiere que la
salida permanezca inalterada en la transición positiva de la señal de "reloj".

Al ir la terminal C de "1" a "0", la compuerta de transferencia permite que el flip-flop

maestro "imponga" su estado en el flip-flop esclavo, a la vez que la compuerta de
entrada detiene todo nuevo flujo de información a la entrada de la configuración,
conservando así el flip-flop maestro su estado que está siendo transmitido al flip-flop
esclavo.

En el siguiente gráfico animado (ampliar imagen para poder ver la animación en

acción) se muestra una configuración "maestro-esclavo" de flip-flops hechos con
bloques NAND:

En el extremo superior izquierdo tenemos la simulación de un osciloscopio actuando

como analizador lógico que nos permite ver el pulso que está siendo aplicado en la
terminal de "reloj" C a la entrada del circuito. Obsérvense las dos acciones que ocurren
cuando (a) el pulso de entrada va de "0" a "1", y (b) cuando va de "1" a "0".

Falta ahora relacionar las entradas S0 y R0 del circuito con las terminales J y K externas

al circuito que le vamos a agregar y que eventualmente identificaremos como las
terminales J y K, tomando en cuenta el estado en el cual se encuentra la salida Q del
segundo flip-flop (el flip-flop esclavo) que vendría siendo la salida de todo el circuito.

Cuando J=1 y K=0, si Q=0 entonces después de una transición el circuito quedará en el

estado Q=1. Para que esto ocurra en nuestra configuración se requiere que S0=1 y R0=0.
Representando esto en una Tabla de Verdad:

Cuando J=1 y K=0, si Q=1 entonces el flip-flop J-K conservará su estado sin que lo

afecten las transiciones en la terminal C. En nuestra configuración esto equivale a
tener S0=0 y R0=0 para que retenga su estado y sea inmune a las transiciones en la

17
terminal C. Por lo tanto:

Usando razonamientos como los anteriores, encontramos también que:

Cuando J=1 y K=1, el flip-flop J-K retiene su estado anterior (ya sea Q=1 ó Q=0) sin

que lo afecten las transiciones en la terminal C. Para lograr el mismo efecto, nuestra
configuración requiere S0=0 y R0=0. Por lo tanto:

Cuando J=0 y K=0, el flip-flop J-K cambia de estado después de cada transición.

Si J=0, K=0 y Q=0, el flip-flop J-K cambiará al estado Q=1 después de una transición,
efecto que obtenemos en nuestro circuito con S0=1 y R0=0. Por lo tanto:

Asimismo, cuando J=0, K=0 y Q=1, el flip-flop J-K cambiará al estado Q=0 después de

una transición, lo cual se logra en nuestro circuito con con S0=0 y R0=1. Por lo tanto:

Juntando toda la información anterior en una sola Tabla de Verdad:

18
Podemos ahora obtener los valores Boleanos que deben tener S0 y R0 en función de los
valores que tengan J y K para que nuestra configuración se pueda comportar como un
flip-flop J-K. Usando minterms:

S0 = J·K·Q + J·K·Q

S0 = (J + J)K·Q

S0 = K·Q

S0 = K + Q

y:

R0 = J·K·Q + JKQ

R0 = JQ(K + K)

R0 = JQ

En esta última línea podemos aplicar "a la inversa" una de las leyes de De Morgan de la
siguiente manera:

para obtener así una expresión final para R0 que se pueda construír mediante un bloque
NOR.

19
Con estas dos relaciones para S0 y R0 implementables con bloques NOR (éste fue a fin
de cuentas el objetivo verdadero detrás de las manipulaciones Boleanas mostradas), las
cuales llevan a cabo primero la suma Boleana de las entradas y tras esto efectúan el
complemento de la suma, podemos ver que el diseño del circuito toma ahora el siguiente
aspecto:

Nótese que la cercanía de la terminal S con la salida Q sugiere que al ser activada S el

"1" con el cual es activada pasa a la salida más cercana que es en este caso Q. De la
misma manera, al ser activada R, el "1" con el cual es activada pasa a Q.

En la literatura técnica es frecuente llamar a las terminales R y S como "clear" y

"preclear". Desafortunadamente, al abreviar el símbolo de la terminal de "limpieza"
clear con la letra C (de clear) se puede confundir con el símbolo para la terminal de
reloj C que para evitar confusiones a veces es redesignada como CLK.

Los circuitos integrados comerciales flip-flops J-K puestos a la venta generalmente

tienen incluídas estas terminales de "limpieza", y como ejemplo de ello se puede citar el
circuito integrado 4027 fabricado con tecnología CMOS:

20
el cual incluye dos flip-flops J-K (simbolizados en el diagrama como F/F). En el flip-
flop 1, el equivalente de nuestra terminal S que forza al flip-flop a entrar en el
estado Q=1 está puesto en la terminal 9 del circuito integrado (SET 1), mientras que el
equivalente de nuestra terminal R que "limpia" al flip-flop poniéndolo en el
estado Q=0 está puesto en la terminal 12 del circuito integrado (RESET 1).

El uso de terminales de "limpieza" en cada circuito de memoria es sumamente útil

cuando se enciende un sistema digital que había estado apagado por algún tiempo, ya
que durante el proceso de encendido cada uno de los elementos de memoria puede
entrar en un estado de "1" ó en un estado de "0" de manera completamente aleatoria, lo
cual podría ser reinterpretado erróneamente por el sistema al empezar a funcionar. La
"limpieza" de todos los registros de memoria garantiza de que no habrá nada en los
registros que pueda ser malinterpretado durante el procedimiento de arranque. Este
proceso de "limpieza" es precisamente lo que se lleva a cabo cada vez que se enciende
una computadora de escritorio o que se oprime el botón de RESET (en las que lo tienen)
para volver a comenzar de nuevo desde cero, literalmente, en todos los registros de
memoria.

10. Biografía

BOIX ARAGONÈS, Oriol. Automatización industrial-2. Circuito secuencial con relés

para el encendido y apagado con un solo pulsador. 2021.

NELSON, Víctor P., et al. Análisis y diseño de circuitos lógicos digitales. Pearson

Educación, 1996.

VÁZQUEZ, Marco Antonio. Sintesis de Circuitos Secuenciales. Revista de la

Universidad de Costa Rica, 1975.

FRESNEDO, Ana Isabel Fernández; BONET, Eugenio Villar; RECIO, Miguel Ángel
Allende. Nuevas técnicas de generación de secuencias de test para circuitos

21
secuenciales. En VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de
noviembre de 1992, Toledo, España: actas. 1992. p. 273-278.

ESTRADA, JF Sanjuan; FERNÁNDEZ, I. García; BERMEJO, JA Álvarez. Automatización del

problema de asignación de estados en el diseño de sistemas secuenciales sincronos. En X
Jornadas de Enseñanza Universitaria de la Informática: JENUI 2004. Alicante, del 14 al 16 de
julio de 2004. Thomson-Paraninfo, 2004. p. 127-134.

https://www.ecured.cu/
Circuito_secuencial#Caracter.C3.ADsticas_de_los_circuitos_secuenciales

file:///C:/Users/HOME/Downloads/Sesion_12_LSC.pdf

https://www.ingmecafenix.com/electronica/flipflop/#:~:text=Los%20Flip%2Dflops
%20son%20ampliamente,con%20memoria%20mas%20com%C3%BAnmente
%20utilizados.

22