INDICE

NIDAD 3: SELECCIN DE COMPONENTES PARA ENSAMBLE DE EQUIPOS DE CMPUTO 3.1 SISTEMAS NUMERICOS 3.1.1 REPRESENTACION DE CONVERSIONES DE DIFERENTES BASES 3.1.2 OPERACIONES BASICAS 3.1.3 ALGORITMOS DE BOOTH 3.1.4 ALGORITMOS DE DIVISION 3.2 ALGEBRA BOOLEANA, TEOREMAS Y POSTULADOS 3.2.2 MINITERMINOS Y MAXITERMINOS 3.2.3 MAPAS DE KARNAUGH 3.3 LOGICA COMBINACIONAL 3.3.1 COMPUERTAS LOGICAS 3.3.2 DISEO DE CIRCUITOS 3.3.3 FAMILIAS LOGICAS 3.3.4 APLICACION DE COMPUERTAS LOGICAS 3.4 LOGICA SECUELCIAL 3.4.1 FLIP-FLOPS 3.4.2 APLICACIONES 3.5 CONVERTIDORES 3.5.1 CONCEPTOS Y CARACTERISTICAS DE LOS CONVERTIDORES 3.5.2 TIPOS ANALOGICO/DIGITAL Y DIGITAL/ANALOGICO

SISTEMAS NUMERICOS
Es un conjunto de dgitos que sirven para representar una cantidad contable. El nombre del sistema de numeracin que se trate sern los diferentes dgitos posibles para tal representacin. As tambin los sistemas de numeracin se les llama base, de tal manera que el sistema de numeracin binario, tambin se le llama base 2. Los sistemas de numeracin ms utilizados en electrnica son:
y y y y

Binario o Base 2 (0, 1) Octal o Base 8 (0, 1, 2, 3, 4, 5, 6, 7) Hexadecimal o Base 16 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F) Decimal o Base 10 (0, 1, 2, 3, 4, 5, 6, 7, 8, 9)

Digito: Es un signo que representa una cantidad contable. Dependiendo del sistema de numeracin, sern los diferentes signos que se tenga para representar cualquier cantidad. Numero: Es la representacin de una cantidad contable por medio de uno o ms dgitos.

REPRESENTACION DE CONVERSIONES DE DIFERENTES BASES

Conversiones de un Sistema a Otro Las conversiones entre nmeros de bases diferentes se efectan por medio de operaciones aritmticas simples. Dentro de las conversiones ms utilizadas se encuentran: Conversin de Decimal a Binario Para la conversin de decimal a binario se emplean dos mtodos. El primero es divisiones sucesivas y el segundo es suma de potencias de 2. Por divisiones sucesivas Se va dividiendo la cantidad decimal por 2, apuntando los residuos, hasta obtener un cociente cero. El ltimo residuo obtenido es el bit ms significativo (MSB) y el primero es el bit menos significativo (LSB). Ejemplo Convertir el nmero 15310 a binario.

Figura 1.2.1.Ejemplo de conversin de decimal a binario El resultado en binario de 15310 es 10011001 Por sumas de potencias de 2 Este mtodo consiste en determinar el conjunto de pesos binarios cuya suma equivalga al nmero decimal. Ejemplo Convertir el nmero 15310 a binario. 15310 = 27 + 24 + 23 + 20 = 128 + 16 +8 +1 15310= 100110012 Como se aprecia, si se cuenta con alguna familiaridad con las potencias de 2 este ltimo mtodo es ms rpido. Conversin de Fracciones Decimales a Binario Para la conversin de fracciones decimales a binario se emplean el siguiente mtodo. Por suma de potencias de 2 Emplea la misma metodologa de la suma de potencias de 2 pero se trabaja con potencias negativas. Ejemplo Convertir el nmero 0,87510 a binario. 0,87510 = (2-1) + (2-2) + (2-3) = 0,5 + 0,25 + 0,125 = 0,1112 Por multiplicaciones sucesivas La conversin de nmeros decimales fraccionarios a binario se realiza con multiplicaciones sucesivas por 2. El nmero decimal se multiplica por 2, de ste se extrae su parte entera, el cual va a
3

ser el MSB y su parte fraccional se emplea para la siguiente multiplicacin y seguimos sucesivamente hasta que la parte fraccional se vuelva cero o maneje un error moderado. El ltimo residuo o parte entera va a constituir el LSB. Ejemplo Convertir el nmero 0,87510 a binario. Nmero N N X 2 0,875 0,75 0,5 Parte entera Peso MSB

1,75 1 1,5 1

1,00 1

LSB

Tabla 1.2.1. Ejemplo de Conversin de Decimal a Binario. El resultado en binario de 0,87510 es 0,1112. Conversin de Decimal a Hexadecimal En la conversin de una magnitud decimal a hexadecimal se realizan divisiones sucesivas por 16 hasta obtener un cociente de cero. Los residuos forman el nmero hexadecimal equivalente, siendo el ltimo residuo el dgito ms significativo y el primero el menos significativo. Ejemplo Convertir el nmero 186910 a hexadecimal.

Figura 1.2.2. Ejemplo de Conversin de decimal a hexadecimal El resultado en hexadecimal de 186910 es 74D16. Conversin de Decimal a Octal En la conversin de una magnitud decimal a octal se realizan divisiones sucesivas por 8 hasta obtener la parte entera del cociente igual a cero. Los residuos forman el nmero octal equivalente, siendo el ltimo residuo el dgito ms significativo y el primero el menos significativo.

Ejemplo Convertir el nmero 46510 a octal. Nmero N 465 58 0,5 N8 Parte decimal Parte decimal x 8 Peso 1 2 7 MSB LSB

58,125 0,125 7,25 0,25

0,875 0,875

Tabla 1.2.2. Ejemplo de Conversin de Decimal a Hexadecimal. El resultado en octal de 46510 es 721. Conversin de Binario a Decimal Un nmero binario se convierte a decimal formando la suma de las potencias de base 2 de los coeficientes cuyo valor sea 1 (ver leccin 1). Ejemplo Convertir el nmero 11002 a decimal. 11002 = 1x23 + 1x22 = 1210 Conversin de Binario a Hexadecimal El mtodo consiste en conformar grupos de 4 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario de 4 bits a su equivalente hexadecimal. Ejemplo Convertir el nmero 10011101010 a hexadecimal.

Conversin de Binario a Octal El mtodo consiste en hacer grupos de 3 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario de 3 bits a su equivalente octal. Ejemplo

Convertir el nmero 010101012 a octal.

Conversin de Hexadecimal a Decimal En el sistema hexadecimal, cada dgito tiene asociado un peso equivalente a una potencia de 16, entonces se multiplica el valor decimal del dgito correspondiente por el respectivo peso y realizar la suma de los productos. Ejemplo Convertir el nmero 31F16 a decimal. 31F16 = 3x162 + 1x16 + 15 x 160 = 3x256 + 16 + 15 = 768 + 31 = 79910 Conversin de Hexadecimal a Binario La conversin de hexadecimal a binario se facilita porque cada dgito hexadecimal se convierte directamente en 4 dgitos binarios equivalentes. Ejemplo Convertir el nmero 1F0C16 a binario. 1F0C16 = 11111000011002 Conversin de Octal a Decimal La conversin de un nmero octal a decimal se obtiene multiplicando cada dgito por su peso y sumando los productos: Ejemplo Convertir 47808 a decimal. 4780 = (4 x 83)+(3x82)+(8x81)+(0x80) = 2048+192+64+0= 2304 Conversin de Octal a Binario La conversin de octal a binario se facilita porque cada dgito octal se convierte directamente en 3 dgitos binarios equivalentes. Ejemplo Convertir el nmero 7158 a binario.

7158 = (111001101)2

OPERACIONES BASICAS ALGORITMOS DE BOOTH

El algoritmo de Booth es un procedimiento algortmico para realizar la multiplicacin de dos nmeros con signo, expresados en base binaria en notacin complemento a dos. El algoritmo de Booth es una aproximacin ms elegante para multiplicar nmeros signados. Comienza haciendo la observacin de que con la posibilidad de sumar y restar hay mltiples formas de calcular un producto. Suponer que queremos multiplicar

Booth observo que una ALU que pudiera sumar o restar poda obtener el mismo resultado de ms de una manera. Por ejemplo, como podemos sustituir una cadena de "unos" del multiplicador por una resta inicial cuando veamos primero un uno y ms tarde sumamos el bit despus del ltimo uno. Por ejemplo:

La clave de la idea de Booth, esta en sus grupos de clasificacin de bits al comienzo, en medio o al final de una ejecucin de unos. Por supuesto, una cadena de ceros evita ya aritmtica, as que podemos dejar estos slos. El algoritmo en s tiene dos pasos: 1- Dependiendo de los bits actuales y anteriores hacer : 00 Ninguna operacin aritmtica. 01 Suma el multiplicando a la mitad izquierda del producto. 10 Resta el multiplicando de la mitad izquierda del producto. 11 Ninguna operacin aritmtica. 2- Desplaza el producto a la derecha. Si se adapta este algoritmo al circuito de sumas y restas sucesivas, hay que introducir la

correccin A*2n cuando Bn-1=1, es decir, para multiplicandos negativos. Por tanto, eliminando el ultimo paso del algoritmo de sumas y restas, se obtiene un algoritmo adecuado para trabajar en complemento a dos. Adaptacin al circuito de la figura 2: Inicializar: A<-0 , el contador de fases I<-N, el multiplicardor B<-Multiplicador, y el multiplicando MQ<-Multiplicando Comparar el bit MQ0 con el MQ-1. Si es principio de cadena de "unos", restar A<-A-B Si es final de cadena de "unos" (esto es, es el primer 0 despus de uno o varios 1), sumar A<-A+B Decrementar: I<-I-1 Desplazar aritmticamente a la derecha el conjunto concatenado A||MQ0||MQ-1. Observar el contador I. Si es menor que 0, volver al segundo paso. Si es igual a 0, terminar.

ALGORITMOS DE DIVISION

ALGEBRA BOOLEANA, TEOREMAS Y POSTULADOS

ELEMENTOS DEL ALGEBRA DE BOOLE No es objeto de este curso un anlisis profundo y formal de los postulados y teoremas del Algebra de Boole. Los smbolos elementales son: 0: representativo de FALSO 1: representativo de VERDADERO Las operaciones fundamentales son: Conjuncin u operacin AND (se representa con ) Disyuncin u operacin OR (se representa con +) Complementacin, Negacin u operacin NOT (se representa con una barra sobre la variable, Las variables son las proposiciones, que se representan o simbolizan por letras. Representacin de funciones booleanas Existen infinitas maneras de representar una funcin booleana. As por ejemplo la funcin G = X + Y Z puede tambin representarse como G = X + X + YZ. Otras veces se suele utilizar la forma negada o el complemento de la funcin. Para esto es se niegan los literales y se intercambian los AND y OR . _ A+B C _ _ A( B+ C)

Por ejemplo, el complemento de: es:

El complemento de una funcin no es la misma funcin, es la forma negada de la funcin. En el lgebra de Boole es fundamental la existencia de una forma algebraica que proporcione explcitamente el valor de una funcin para todas las combinaciones de los valores de las variables. Es esta la forma cannica de la funcin. Veamos antes algunos conceptos. DEFINICIONES Literal: se refiere a una variable o a su complemento (por ej. A, X, )

Termino producto: es un grupo de literales que se encuentran relacionados entre si por un AND (por ej. AB, CA, YZ)

Termino suma: es un grupo de literales que se encuentran relacionados entre si por un OR (por ej. A+B, C+A, +Y+Z)

Termino normal: termino producto o termino suma en el que un literal no aparece mas de una vez Termino cannico: termino en el que se encuentra exactamente uno de cada uno de los literales de la funcin. Si el trmino cannico es un producto, se denominar min termino. Si es una suma se denominar Max termino, Forma normal de una funcin: es la que est constituida por trminos normales. Puede estar en la forma suma de trminos productos o productos de trminos sumas. Forma cannica de una funcin: es aquella constituida exclusivamente por trminos cannicos que aparecen una sola vez. POSTULADOS Los postulados para las tres operaciones bsicas, AND, OR Y NOT, son suficientes para deducir cualquier relacin bolean. OR 0+0=0 0+1=1 1+0=1 1+1=1 TEOREMAS 1. Regla del cero y la unidad a) X + 0 = X b) X + 1 = 1 2. Idempotencia o potencias iguales a) X + X = X 3. Complementacin a) X + =1 b) X =0 AND 00=0 01=0 10=0 11=1 NOT

c) X 1 = X d) X 0 = 0

b) X X = X

4. Involucin

5. Conmutatividad a) conmutatividad del + X+Y=Y+X

b) conmutatividad del X Y=Y X

10

6. Asociatividad a) asociatividad del + X + (Y + Z) = (X + Y) + Z 7. Distribuitividad a) distribuitividad del + X + (Y Z) = (X + Y) (X + Z) 8. Leyes de absorcin a) X (X + Y)= X b) X ( c) + Y)= XY Y )= X (X + Y)=

b) asociatividad del X (Y Z) = (X Y) Z

b) distribuitividad del X (Y + Z) = (X Y) + (X Z)

e) X + XY = X f) X + g) Y = X + Y + XY = +Y

d) (X + Y) (X +

h) XY + X = X

9. Teoremas de DeMorgan a) b) c) d)

10. Teoremas generalizados de DeMorgan a) b)

DUALIDAD: Los postulados y teoremas presentados anteriormente estn representados en pares. La razn es que cada teorema posee lo que llamamos un dual. El dual de una expresin se obtiene intercambiando las ocurrencias de OR por AND, 0 por 1 y viceversa.. Si un teorema es valido, tambin lo ser su dual, En efecto siguiendo el dual de la demostracin del teorema, se obtiene la demostracin del dual del teorema. Por ejemplo dado el postulado 0+0 = 0 se obtiene el dual haciendo 11 = 1

11

MINITERMINOS Y MAXITERMINOS
Para saber si dos funciones son equivalentes se toma como patrn de comprobacin, las formas cannicas: a) Forma norma disyuntiva: Formada por una suma de productos, cada uno de ellos conteniendo todas las variables de juego (negadas o afirmadas) a los que llamaremos MINITERMINOS. b) Forma normal conjuntiva: Formada por productos de sumas, cada uno de ellos contendiendo todas las variables de juego (negadas o afirmadas) a los que llamamos MAXITERMINOS. Para n variable, la funcin tendr 2 miniterminos o maxiterminos. Toda funcin expresada por la suma de todos sus minitrminos es verdadera e igual a uno. y Toda expresin expresada por el producto de todos sus maxitrminos es falsa e igual a cero. y Dos funciones booleanas son equivalentes, si y solo si sus formas normales contienen los mismos maxitrminos o minitrminos. ___ __ _ _ _ __ _ F= ABC+ABC+ABC+ABC+ABC+ABC+ABC+ABC=1 MINITERMIONOS ___ __ _ _ _ __ _ _ F= (ABC)(ABC)(ABC)(ABC)(ABC)(ABC)(ABC)(ABC)=0 MAXITERMINOS y y PROCEDIMIENTO PARA OBTENER DE UNA TABLA DE VERDAD LA FORMA NORMAL DISYUNTIVA. Se hace corresponder a cada uno de la funcin un minitrmino que ser el producto de todas las variables obtenidas reemplazando los unos de cada variable, por su valor afirmado y los ceros por su valor negado. Se puede entonces expresar como: F1=m2+m4+m5+m6+m8+m14 o F= m (2,4,5,6,8,14)

PROCEDIMIENTO PARA OBTENER DE UNA TABLA DE VERDAD LA FORMA NORMAL CONJUNTIVA. Se hace corresponder a cada cero de la funcin un maxitrmino que ser la suma de todas las variables obtenidas reemplazando los unos de cada variable, por su valor negado y los ceros por su valor afirmado. Se puede entonces expresar como: F2=M0*M1*M3*M7*M9*M10*M11*M12*M13*M15 o F= M(0,1,3,7,9,10,11,12,13,15) _ Luego dado que F+F=1 se puede obtener el complemento como expresin de los otros maxitrminos o minitrminos: F1 (negada)= m0+m1+m3+m7+m9+m10+m12+m13+m15 F2 (negada)=M2*M4*M5*M6*M8*M14

12

MAPAS DE KARNAUGH
Los Mapas de Karnaugh son unaherramienta muy utilizada para la simplificacin de circuitos lgicos. Cuando se tiene una funcin lgicacon su tabla de verdad y se desea implementar esa funcin de la manera ms econmica posible se utiliza este mtodo. Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la funcin lgica basada en ella. (primera forma cannica). Ver que en la frmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual a "1". Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0" se pone C, etc.

F = A B C + A B C + A BC + A B C + A B C + A B C Una vez obtenida la funcin lgica, se implementa el mapa de Karnaugh

Este mapa tiene 8 casillas que corresponden a 2n, donde n = 3 (nmero de variables (A, B, C)) La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna corresponde a BC = 00 (B=0 y C=0) La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0) En el mapa de Karnaugh se han puesto "1" en las casillas que corresponden a los valores de F = "1" en la tabla de verdad.

13

Tomar en cuenta la numeracin de las filas de la tabla de verdad y la numeracin de lascasillas en el mapa de Karnaugh. Para proceder con la simplificacin, se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, etc. (slo potencias de 2). Los "1"s deben estar adyacentes (no en diagonal) y mientras ms "1"s tenga el grupo, mejor. La funcin mejor simplificada es aquella que tiene el menor nmero de grupos con el mayor nmero de "1"s en cada grupo

Se ve del grfico que hay dos grupos cada uno de cuatro "1"s, (se permite compartir casillas entre los grupos). La nueva expresin de la funcin booleana simplificada se deduce del mapa de Karnaugh. y y Para el primer grupo (rojo): la simplificacin da B (los "1"s de la tercera y cuarta columna) corresponden a B sin negar) Para el segundo grupo (azul): la simplificacin da A (los "1"s estn en la fila inferior que corresponde a A sin negar)

Entonces el resultado es F = B + A F = A + B Ejemplo: Una tabla de verdad como la de la derecha da la siguiente funcin booleana: F = ABC + AB C + A B C + A B C Se ve claramente que la funcin es un reflejo del contenido de la tabla de verdad cuando F = "1" Con esta ecuacin se crea el mapa de Karnaugh y se escogen los grupos. Se lograron hacer 3 grupos de dos "1"s cada uno. Se puede ver que no es posible hacer grupos de 3, porque 3 no es potencia de 2. Se observa que hay una casilla que es compartida por los tres grupos.La funcin simplificada es: F = AB + A C + B C Grupo en azul: AB, grupo marrn:AC, grupo verde:BC

14

LOGICA COMBINACIONAL
Se denomina sistema combinacional o lgica combinacional a todo sistema digital en el que sus salidas son funcin exclusiva del valor de sus entradas en unmomento dado, sin que intervengan en ningn caso estados anteriores de lasentradas o de las salidas. Las funciones (OR, AND, NAND, XOR) son booleanasdonde cada funcin se puede representar en una tabla de la verdad. Por tanto,carecen de memoria y de realimentacin. En electrnica digital la lgica combinacional est formada por ecuacionessimples a partir de las operaciones bsicas del lgebra de Boole. Entre loscircuitos combinacionales clsicos tenemos: Lgicos: y Generador/Detector de paridad y Multiplexor y Demultiplexor y Codificador y Decodificador y Conversor de cdigo y Comparador Aritmticos: y y y Sumador Aritmticos y lgicos Unidad aritmtico lgica

Estos circuitos estn compuestos nicamente por puertas lgicasinterconectadas entre s.

Un circuito combinacional consiste en: - variables de entrada, - compurtas lgicas y - variables de salida circuito lgico combinacio

salida

entrada

15

COMPUERTAS LOGICAS
Las compuertas lgicas son dispositivos que operan con aquellos estados lgicos mencionados en la pgina anterior y funcionan igual que una calculadora, de un lado ingresas los datos, sta realiza una operacin, y finalmente, te muestra el resultado.

Cada una de las compuertas lgicas se las representa mediante un Smbolo, y la operacin que realiza (Operacin lgica) se corresponde con una tabla, llamada Tabla de Verdad, vamos con la primera... Compuerta NOT Se trata de un inversor, es decir, invierte el dato de entrada, por ejemplo; si pones su entrada a 1 (nivel alto) obtendrs en su salida un 0 (o nivel bajo), y viceversa. Esta compuerta dispone de una sola entrada. Su operacin lgica es s igual a a invertida

Compuerta AND Una compuerta AND tiene dos entradas como mnimo y su operacin lgica es un producto entre ambas, no es un producto aritmtico, aunque en este caso coincidan. *Observa que su salida ser alta si sus dos entradas estn a nivel alto*

Compuerta OR Al igual que la anterior posee dos entradas como mnimo y la operacin lgica, ser una suma entre ambas... Bueno, todo va bien hasta que 1 + 1 = 1, el tema es que se trata de una compuerta O Inclusiva es como a y/o b *Es decir, basta que una de ellas sea 1 para que su salida sea tambin 1*

16

Compuerta OR-EX o XOR Es OR EXclusiva en este caso con dos entradas (puede tener mas, claro...!) y lo que har con ellas ser una suma lgica entre a por b invertida y a invertida por b. *Al ser O Exclusiva su salida ser 1 si una y slo una de sus entradas es 1*

Estas seran bsicamente las compuertas mas sencillas. Es momento de complicar esto un poco ms... y Compuertas Lgicas Combinadas.

Al agregar una compuerta NOT a cada una de las compuertas anteriores, los resultados de sus respectivas tablas de verdad se invierten, y dan origen a tres nuevas compuertas llamadas NAND, NOR y NOR-EX... Veamos ahora como son y cual es el smbolo que las representa... Compuerta NAND Responde a la inversin del producto lgico de sus entradas, en su representacin simblica se reemplaza la compuerta NOT por un crculo a la salida de la compuerta AND.

Compuerta NOR El resultado que se obtiene a la salida de esta compuerta resulta de la inversin de la operacin lgica o inclusiva es como un no a y/o b. Igual que antes, solo agregas un crculo a la compuerta OR y ya tienes una NOR.

17

Compuerta NOR-EX Es simplemente la inversin de la compuerta OR-EX, los resultados se pueden apreciar en la tabla de verdad, que bien podras compararla con la anterior y notar la diferencia, el smbolo que la representa lo tienes en el siguiente grfico.

Buffer's Ya la estaba dejando de lado..., no se si viene bien incluirla aqu pero de todos modos es bueno que la conozcas, en realidad no realiza ninguna operacin lgica, su finalidad es amplificar un poco la seal (o refrescarla si se puede decir). Como puedes ver en el siguiente grfico, la seal de salida es la misma que de entrada.

Hasta aqu de teora, nos interesa ms saber como se hacen evidente estos estados en la prctica, y en qu circuitos integrados se las puede encontrar y ms adelante veremos unas cuantas leyes que se pueden aplicar a estas compuertas para obtener los resultados que deseas.

DISEO DE CIRCUITOS

y Planteamiento del Problema: Se debe disear un circuito secuencial en la modalidad de reloj (sincrnico ), cuyo diagrama a bloques aparece en la figura adjunta, que disponga de un mecanismo externo de restauracin que,
18

cuando sea necesario, restaurare al circuito al estado inicial .Determinar el diagrama de estados del circuito, de tal manera que genere una salida 1 para un perodo de reloj que coincida slo con la segunda entrada de 0 de un secuencia que se compone exactamente de 2 UNOS (no ms de dos) seguidos por 2 CEROS. Cuando la salida ha sido 1 durante el perodo de reloj, la salida se mantendr en 0 hasta que el circuito se restaure externamente . De la figura se observa que Z = 1 si X tiene la secuencia 1100, el cualquier otro caso Z = 0.

y Diagrama de Bloques

y Carta de Tiempo

y Diagrama de Estados

y Tabla de Estados Estado presente qv Estados siguientes x=0 x=1

19

q0 q1 q2 q3 q4 q5

q0,0 q5,0 q3,0 q4,1 q4,0 q5,0

q1,0 q2,0 q5,0 q5,0 q4,0 q1,0

y y

Reduccin de la Tabla de Estados Por el mtodo de inspeccin .En este mtodo se establece que dos estados son equivalentes si: 1. Son circuitos completamente especificados. Se dice que un circuito es completamente especificado, si partiendo de un estado se conoce a donde llegar (estado siguiente ) y se sabe el valor de la seal de salida con un determinado vector de entrada. 2. Si L (q,x) = L(p,x) donde: L = funcin de salida p, q = estados presentes x = vector de entrada Entonces: q = p

De la tabla de estados, se observa que q0 y q5 son equivalentes; por tanto, si cumplen con esta regla se puede anular a cualesquiera de los dos. En este ejemplo se eliminar q5, sustituyndolo en todos los casos por q0

Tabla de Reducida qv q0 q1 q2 q3 q4 x=0 q0,0 q0,0 q3,0 q4,1 q4,0

Estado x=1 q1,0 q2,0 q0,0 q0,0 q4,0

20

y Asignacin de Estados El siguiente paso consiste en la asignacin de estados, que depende del nmero de estados, las variables de estado requeridas para generar dichos estados y el nmero de multivibradores para obtener las variables de estado. Su relacin est dada por: m = nmero de estados = 5 r = nmero de variables de estado =2r > m r = nmero de multivibradores = 23 > 5 Como 8 > 5, entonces se tienen 3 variables de estado :y2, y1 y y0. Es decir, se requerirn 3 FlipFlops, como se muestra en la figura adjunta, en la cual no se indica el tipo de Flip-Flop, ya que an no se han establecido, lo que significa que podran ser de cualquier tipo.

Tabla de Asignacin de Estados

Tablas de Asignacin de Estados y2 0 0 0 y1 0 0 1 y0 q1v q2v q3v 0 1 0 q0 q1 q2 x q0 q1 x x q0 q4v X X x

21

0 1 1 1 1

1 0 0 1 1

1 0 1 0 1

q3 q4 x x x

q2 q3 q4 x x

q1 q2 q3 q4 x

q0 q1 q2 q3 q4

Tablas de Excitacin UtilizandonFlip-Flops JK

Mapas de Karnaugh

Diagrama del Circuito

22

FAMILIAS LOGICAS
Una familia lgica es el conjunto de circuitos integrados (CIs) los cuales pueden ser interconectados entre si sin ningn tipo de Interfase o aditamento, es decir, una salida de un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se dice entonces que son compatibles. Las familias pueden clasificarse en bipolares y MOS. Podemos mencionar algunos ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologas TTL (lgica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los mas utilizadas en la fabricacin de CIs SSI (baja escala de integracin) y MSI (media escala de integracin). CIRCUITOS INTEGRADOS TTL Esta familia utiliza elementos que son comparables a los transistores bipolares diodos y resistores discretos, y es probablemente la mas utilizada. A raz de las mejoras que se han realizado a los CI TTL, se han creado subfamilias las cuales podemos clasificarlas en: TTL estndar.  TTL de baja potencia (L).  TTL Schottky de baja potencia (LS).  TTL Schottky (S).  TTL Schottky avanzada de baja potencia (ALS).  TTL Schottky avanzada (AS). Como sus caractersticas de voltaje son las mismas (La familia lgica TTL trabaja normalmente a +5V), analizaremos sus velocidades y consumo de potencia.


Velocidad aproximada

Subfamilia TTL

23

1.5 ns 3 ns 4 ns 10 ns 10 ns

Schottky avanzada Schottky Schottky avanzada de baja potencia Schottky de baja potencia Estndar

33 ns baja potencia Tabla 1: Velocidades de las distintas subfamilias TTL

Consumo de potencia por puerta Subfamilia TTL 1 Mw 1 mW 2 mW 7 mW 10 mW baja potencia Schottky avanzada de baja potencia Schottky de baja potencia Schottky avanzada Estndar

20 mW Schottky Tabla 2: Consumo de potencia de las subfamilias TTL Observemos que las subfamilias Schottky de baja potencia como la Schottky avanzada de baja potencia renen excelentes caractersticas de alta velocidad y bajo consumo de potencia. Debido a su configuracin interna, las salidas de los dispositivos TTL NO pueden conectarse entre si a menos que estas salidas sean de colector abierto o de tres estados. CIRCUITOS INTEGRADOS CMOS Estos CIs se caracterizan por su extremadamente bajo consumo de potencia, ya que se fabrican a partir de transistores MOSFET los cuales por su alta impedancia de entrada su consumo de potencia es mnimo. Estos CIs se pueden clasificar en tres subfamilias: Familia estndar (4000) serie 74C00 Rango de tensin 3 15 V 3 15 V Consumo potencia 10 mW 10 mW Velocidad 20 a 300 ns 20 a 300 ns

serie 74HC00 3 15 V 10 mW 8 a 12 ns Tabla 3: Subfamilias CMOS La serie 74HCT00 se utiliza para realizar interfaces entre TTL y la serie 74HC00. DESCARGAS ELECTROSTTICAS Los dispositivos CMOS son muy susceptibles al dao por descargas electrostticas entre un par de pines.
24

Estos daos pueden prevenirse:

     

Almacenando los CI CMOS en espumas conductoras especiales. Usando soldadores alimentados por batera o conectando a tierra las puntas de los soldadores alimentados por ac. Desconectando la alimentacin cuando se vayan a quitar CI CMOS o se cambien conexiones en un circuito. Asegurando que las seales de entrada no excedan las tensiones de la fuente de alimentacin. Desconectando las seales de entrada antes de las de alimentacin. No dejar entradas en estado flotante, es decir, conectarlos a la fuente o a tierra segn se requiera.

APLICACION DE COMPUERTAS LOGICAS FLIP-FLOPS

Registro Bsico construido con compuertas NAND Este es el circuito ms sencillo y bsico de un FF, Puede ser construido a partir de dos compuertas NAND o dos compuertas NOR con dos entradas, a continuacin se ilustra con compuertas NAND, y es denominado "Registro Bsico NAND". La forma de conectarlas es la siguiente: Se deja libre una de las entradas de cada compuerta, las sobrantes son conectadas independientemente de manera cruzada hacia la salida de la compuerta contraria. Quedando la conexin de la siguiente manera:

La siguiente tabla muestra el estado inicial del Registro Bsico NAND, cuando sus entradas se encuentran en ALTO (Estado de reposo del FF). Para comenzar la accin de "FlipFlop" ser necesario enviar a BAJO alguna de las entradas, con su correspondiente cambio de estado a la salida.

25

La siguiente tabla nos muestra los diferentes cambios de las salidas, segn cada seleccin de entradas (La "X" significa que no importa el estado en el que se encuentren en ese momento):

Siguiendo los datos de la tabla podemos resumir que:

y y y y

Si SET y RESET estn en ALTO, el FF mantiene sus salidas en el estado actual. Si RESET recibe un pulso BAJO, las salidas son forzadas a Q = 0 y /Q = 1 Si SET recibe un pulso BAJO, las salidas son forzadas a Q = 1 y /Q = 0 Si las dos entradas reciben pulsos BAJOS, las salidas son forzadas a Q = 1 y /Q = 1

Este ltimo cambio normalmente se considera como no deseado, ya que el principio bsico es que las salidas siempre estn invertidas (Aunque en ciertos casos especiales, nosotros podramos utilizar este efecto). Entonces, la tabla de verdad del Registro Bsico NAND es la siguiente:

26

Registro Bsico con compuertas NOR La conexin del Registro Bsico NOR es exactamente igual al del Registro NAND, pero los cambios en sus salidas son completamente diferentes, A continuacin se ilustran las dos tablas de verdad para hacer el comparativo entre una y otra. Tabla de verdad del Registro Bsico NOR

Tabla de verdad del Registro Bsico NAND

Agregando pulsadores u otras compuertas en las entradas, los usos ms comunes para el Registro Bsico NAND o NOR son:

y y y y y

Eliminadores de ruido para pulsadores mecnicos. Sistemas de Encendido (ON)/Apagado (OFF) con dos pulsadores para diversos circuitos digitales y/o anlogos. Sensores de movimiento mecnico, (Fin o Inicio de carrera de una puerta por ejemplo). Control Digital de otros circuitos. Y otras 373929273736 Aplicaciones dependiendo de tu IMAGINACIN.

FLIP-FLOP JK, SR, D.

27

Comportamiento Cada-flop almacena la vuelta a un solo bit de datos, que se emite a travs de la Q de salida en el lado este. Normalmente, el valor puede ser controlado a travs de las entradas a la zona oeste. En particular, los cambios de valor cuando el reloj de entrada, marcada por un tringulo en cada flipflop, pasa de 0 a 1; en este flanco de subida, el valor cambia de acuerdo a la tabla correspondiente a continuacin.

D El flip-flop T El flip-flop JK Flip-Flop SR Flip-flop DQ 0 0 1 1 TQ 0Q 1Q' JKQ 00 Q 01 0 10 1 11 Q' SRQ 00 Q 01 0 10 1 1 1 ??

Otra forma de describir el comportamiento diferente de los flip-flops es el texto en Ingls.

y y y

D El flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop se convierte en el valor de la D de entrada ( datos ) en ese instante. T El flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop o cambia o sigue siendo el mismo en funcin de si la T de entrada ( Activar ) es 1 o 0. JK Flip-flop: Cuando el reloj pasa de 0 a 1, el valor de la memoria de la tapa-flop cambia si la J y K entradas son 1, sigue siendo el mismo si ambos son 0, y los cambios en el K el valor de entrada si J y K no son iguales. (Los nombres de J y K no sirven para nada.) RS Flip-flop: Cuando sale el reloj de 0 a 1, el valor de la memoria de los flip-flop permanece sin cambios si R y S son 0, se convierte en 0 si el R de entrada ( Reset ) es 1, y se convierte en 1 si el S de entrada ( Set ) es de 1. El comportamiento en sin especificar si ambas entradas son 1. (En Logisim, el valor en el flip-flop permanece sin cambios.)

FlipFlop tipo "J-K" Este FF es uno de los ms usados en los circuitos digitales, y de hecho es parte fundamental de muchos circuitos avanzados como contadores y registros de corrimiento, que ya vienen integrados en un chip. Este FF cuenta con dos entradas de datos J y K, su funcin es en principio la misma que el Registro bsico NAND o NOR, pero con la diferencia que la condicin en las entradas J = 1, K = 1, a diferencia del Registro NAND, que generara una salida errnea o no deseada, en un FF J-K, obliga a las salidas a conmutar su estado al opuesto (Toggle) a cada pulso del reloj. Esto lo convierte en un tipo de FF muy verstil. Tabla de verdad de un FF tipo J-K sncrono.

28

Observando la tabla de verdad observamos los cambios que provoca en sus salidas este FF:
y y y y

Si J y K = 0, no hay cambios en las salidas. Si J = 1, y K = 0, se forzan las salidas a Q = 1, /Q = 0 Si J = 0, y K = 1, se forzan las salidas a Q = 0, /Q = 1 Si J = 1, y K = 1, las salidas conmutan su estado hacia el siguiente a cada pulso del reloj (Toggle)

FlipFlop tipo "D" (Datos, Data) A diferencia de los FF tipo J-K, el FF tipo "D" (Datos, Data) slo cuneta con una entrada para hacer el cambio de las salidas. A cada pulso del reloj (dependiendo si el FF utiliza una TPP o una TPN) el estado presente en la entrada "D" ser transferido a la salida Q y /Q.

Tabla de verdad de un FF tipo "D"

Una de las aplicaciones de mayor uso para este tipo de FF es al de la transferencia de datos de forma paralela, conectando varios FF tipo "D" a X nmero de bits, podemos hacer que la informacin de todos los bits pase inmediatamente a la salida de cada FF con slo un pulso de reloj.

Flip-Flop tipo S-R

29

Este es el flip - flop bsico, su smbolo es el siguiente:

Figura 1: Smbolo lgico de un flip-flop SR El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del smbolo. Este flipflop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0. El flip-flop RS se puede construir a partir de puertas lgicas. A continuacin mostraremos un flipflop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Figura 2: Circuito equivalente de un flip-flop SR Modo de operacin Entradas R S 0 0 0 1 1 0 1 1 Salidas Q Q 1 1 1 0 0 1 No cambia

Prohibido Set Reset Mantenimiento Tabla 1: Tabla de verdad del flip-flop SR Observar la realimentacin caracterstica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operacin del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas estn a 1, o nivel ALTO. Luego encontramos la condicin "set" del flip-flop. Aqu un nivel BAJO, o cero lgico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente encontramos la condicin "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q. La cuarta lnea muestra la condicin de "inhabilitacin" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condicin, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de igual forma, la condicin reset pone la salida Q a 0. La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a travs de circuitos integrados.

FLIP-FLOPS RS SINCRONO

30

El flip-flop RS es un dispositivo asncrono. No opera en conjuncin con un reloj o dispositivo de temporizacin. El flip-flop RS sncrono opera en conjuncin con un reloj, en otras palabras opera sincronizadamente. Su smbolo lgico se muestra a continuacin. Es igual a un flip-flop RS aadindole una entrada de reloj.

Figura 3: Smbolo de un flip-flop SR sncrono El flip-flop RS sncrono puede implementarse con puertas NAND. En las siguientes ilustraciones vemos primero como se aaden dos puertas NAND al flip-flop RS para construir un flip-flop RS sncrono. Las puertas NAND 3 y 4 aaden la caracterstica de sincronismo al cerrojo RS. La tabla de la verdad nos muestra la operacin del flip-flop RS sncrono. El modo de mantenimiento se describe en la primera lnea de la tabla de la verdad. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S), las salidas no cambian, permanecen igual que antes de la llegada del pulso de reloj. Este modo tambin puede llamarse de "inhabilitacin" del FF. La lnea 2 es el modo de reset. La salida normal Q se borrar cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. Si R=1 y S=0, el FF no se pone a 0 inmediatamente, esperar hasta que el pulso del reloj pase del nivel BAJO al ALTO, y entonces se pone a 0. La lnea 3 de la tabla describe el modo set del flip-flop. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO), poniendo la salida Q a 1. La lnea 4 de la tabla de verdad es una combinacin "prohibida" todas las entradas estn en 1, no se utiliza porque activa ambas salidas en el nivel ALTO.

Figura 4: Circuito elctrico equivalente de un flip-flop SR sncrono

Modo de operacin Mantenimiento

ENTRADAS CLK S 0

R 0 1 0 1

SALIDAS Q Q No cambia 1 1 1 1 0 1

Reset 0 Set 1 Prohibido 1 Tabla 2: Tabla de verdad de un flip-flop SR sncrono

31

APLICACIONES
Un flip-flop puede usarse para almacenar un bit. La informacin contenida en muchos flip-flop puede representar el estado de un secuenciador, el valor de un contador, un carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin. Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los flip-flop almacenan el estado previo de la mquina que se usa para calcular el siguiente. El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el flip-flop cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un flip-flop puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La salida final del conjunto considerado como una cadena de salidas de todos los flip-flop es el conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un mximo de 2n-1, donde n es el nmero de flip-flop usados. Uno de los problemas con esta configuracin de contador (ripplecounter en ingls) es que la salida es momentneamente invlida mientras los cambios se propagan por la cadena justo despus de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear la salida slo cuando se sabe que esta es vlida. La segunda, ms compleja y ampliamente usada, es utilizar un tipo diferente de contador sncrono, que tiene una lgica ms compleja para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque el precio a pagar es la reduccin de la frecuencia mxima a la que puede funcionar. Una cadena de flip-flop T como la descrita anteriormente tambin sirve para la divisin de la frecuencia de entrada entre 2n, donde n es el nmero de flip-flop entre la entrada y la ltima salida.

CONVERTIDORES
Es un dispositivo que recibe informacin en determinada manera de un instrumento y transmite una seal de salida en otra forma. Un convertidor es tambin conocido como transductor, de cualquier forma, transductor es un trmino general, y su uso para conversin de seales no es recomendado.

CONCEPTOS Y CARACTERISTICAS DE LOS CONVERTIDORES

En la mayora de los sistemas electrnicos resulta conveniente efectuar las funciones de regulacin y control automtico de sistemas mediante tcnicas digitales, sin embargo en muchos de los casos la seal disponible normalmente es analgica, ya que son muchos los transductores que poseen su salida elctrica analgica, correspondiente a la magnitud medida, como pueden ser las seales de audio, de vIdeo, los puentes de medicin, las celdas extensiomtricas, los termopres, etc, esto obliga a tener que efectuar una conversin analgica digital, las seales digitales minimizan adems la distorsin producida por las imperfecciones del sistema de transmisin, por otro lado puede ser necesario actuar analgicamente sobre un controlador algn elemento de control final, se debe efectuar una representacin analgica sobre un registrador, un monitor, papel, etc. lo que obliga a realizar la conversin inversa, digital analgica, se hace necesario disponer de elementos capaces de
32

efectuar esta conversin en uno u otro sentido, con caractersticas de velocidad y precisin adecuadas a cada caso. Las principales caractersticas que podemos encontrar a la hora de seleccionar un convertidor son las siguientes:
y y y y y

Resolucin. Lineabilidad. Precisin. Impedancia. Sensibilidad.

Las caractersticas bsicas que definen un convertidor digital analgico son en primer lugar, su resolucin que depende del nmero de bits de entrada del convertidor, otra caracterstica bsica es la posibilidad de conversin unipolar bipolar, una tercera caracterstica la constituye el cdigo utilizado en la informacin de entrada, generalmente los convertidores digitales analgicos operan con el cdigo binario natural con el decimal codificado en binario (BCD), el tiempo de conversin es otra caracterstica que definen al convertidor necesario para una aplicacin determinada, y se define como el tiempo que necesita para efectuar el mximo cambio de su tensin con un error mnimo en su resolucin, otras caractersticas que definen al convertidor son; su tensin de referencia, que puede ser interna o externa, si es externa puede ser variada entre ciertos mrgenes, la tensin de salida vendr afectada por este factor, constituyndose ste a travs de un convertidor multiplicador, as mismo deber tenerse en cuenta, la tensin de alimentacin, el margen de temperatura y su tecnologa interna.

TIPOS ANALOGICO/DIGITAL Y DIGITAL/ANALOGICO

Convertidor Analgico/Dgital En la automatizacin e instrumentacin industrial, se producen seales analgicas que varan constantemente, con variaciones que pueden ser muy rpidas o lentas. Estas seales no son fciles de tratar, como sumar almacenar, comparar etc. Por lo que se recurre a estos dispositivos en circuito integrado. Realizan el paso de seales analgicas a digitales asignando a cada nivel de tensin un nmero digital para ser utilizado por el sistema de procesamiento. Las caractersticas fundamentales de un convertidor AD son la precisin y la velocidad. La velocidad de conversin depende de las necesidades de la aplicacin pero hay que tener en cuenta que est en contraposicin con la precisin. Por ltimo, un factor a tener en cuenta en la eleccin de un convertidor AD es la tecnologa utilizada que depender de las necesidades de precisin y velocidad. El funcionamiento de la conversin analgico / digital estriba en que la informacin analgica no es directamente manipulable, ni procesable, mediante sistemas digitales o a travs de un ordenado , pero si lo son las seales digitales que pueden almacenarse indefinidamente y , mas aun , pueden incluso reproducir la seal analgica sin error apreciable . Como ejemplo mas destacable en la actualidad, es la tcnica de grabacin digital, donde la seal analgica que es la voz, en un proceso previo, ser sometida a muestreo y transformada en lenguaje binario. Los unos y ceros que se obtienen en esta accin sern los que, posteriormente, se grabaran sobre un disco compacto

33

( compac-disc ) esto gracias a la tecnologa lser , podrn ser reproducidos con una calidad de sonido increblemente igual a la original. Caractersticas Bsicas
y y y y y y y

Impedancia de entrada Rango de entrada Nmero de bits Resolucin Tensin de fondo de escala Tiempo de conversin Error de conversin

Clasificacin La conversin analgico / digital se puede dividir en dos grandes grupos :

y y

De bucle abierto. De realimentacin.

El convertidor de bucle abierto genera un cdigo digital directamente bajo la aplicacin de una tensin en la entrada. Dentro de esta familia, podemos distinguir los siguientes tipos:
y y y

Analgico a frecuencia. Analgico a anchura de impulso. Conversin en cascada.

El convertidor de realimentacin, sin embargo, genera una secuencia de nmeros digitales, los convierte en un valor analgico y los compara con la entrada. La salida digital resultante ser el valor ms cercano al hacer la comparacin. En este grupo, los tipos mas importantes son :
y y y y y y

Rampa de diente de sierra. Rampa binaria. Conteo continuo. Aproximaciones sucesivas. Conversin no lineal. Doble rampa

Convertidor Dgital / Analgico Un convertidor Digital/Analgico (DAC), es un elemento que recibe informacin de entrada digital, en forma de una palabra de "n" bits y la transforma a seal analgica, cada una de las combinaciones binarias de entrada es convertida en niveles lgicos de tensin de salida. Un convertidor digital analgico transfiere informacin expresada en forma digital a una forma analgica, para ubicar la funcin de este dispositivo conviene recordar que un sistema combina y relaciona diversos subsistemas que trabajan diferentes tipos de informacin analgica, como son; magnitudes elctricas, mecnicas, etc, lo mismo que un micrfono, un graficador, o un motor y estos debern interactuar con subsistemas que trabajan con informaciones digitales, como una

34

computadora, un sistema lgico, un sistema con microprocesador, con microcontrolador o con algn indicador numrico. Las aplicaciones ms significativas del Convertidor Digital/Analgico son:
y

En instrumentacin y control automtico, son la base para implementar diferentes tipos de convertidores analgico digitales, as mismo, permiten obtener, de un instrumento digital, una salida analgica para propsitos de graficacin, indicacin o monitoreo, alarma, etc. El control por computadora de procesos en la experimentacin, se requiere de una interfase que transfiera las instrucciones digitales de la computadora al lenguaje de los actuadores del proceso que normalmente es analgico. En comunicaciones, especialmente en cuanto se refiere a telemetra transmisin de datos, se traduce la informacin de los transductores de forma analgica original, a una seal digital, la cual resulta mas adecuada para la transmisin.

Caractersticas bsicas de los convertidores Las caractersticas bsicas que definen un convertidor digital analgico son en primer lugar, su resolucin que depende del nmero de bits de entrada del convertidor, otra caracterstica bsica es la posibilidad de conversin unipolar bipolar, una tercera caracterstica la constituye el cdigo utilizado en la informacin de entrada, generalmente los convertidores digitales analgicos operan con el cdigo binario natural con el decimal codificado en binario (BCD), el tiempo de conversin es otra caracterstica que definen al convertidor necesario para una aplicacin determinada, y se define como el tiempo que necesita para efectuar el mximo cambio de su tensin con un error mnimo en su resolucin, otras caractersticas que definen al convertidor son; su tensin de referencia, que puede ser interna o externa, si es externa puede ser variada entre ciertos mrgenes, la tensin de salida vendr afectada por este factor, constituyndose ste a travs de un convertidor multiplicador, as mismo deber tenerse en cuenta, la tensin de alimentacin, el margen de temperatura y su tecnologa interna.

35