Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 26 vistas

    Inf 4 Lab Analog

    Cargado por

    Micky Psm
    Este informe describe el diseño y simulación de una etapa de amplificación usando un transistor JFET. Los objetivos fueron familiarizarse con la nomenclatura del JFET y diseñar una etapa amplificadora que opere en un punto de máxima oscilación simétrica. Se seleccionó un JFET 2N3819 y se calcularon sus parámetros para cumplir con las especificaciones requeridas. Luego se simuló el circuito y se compararon los resultados calculados vs simulados para la ganancia de voltaje, obteniendo valores aproximados deb

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd

    Inf 4 Lab Analog

    Cargado por

    Micky Psm
    26 vistas5 páginas
    Este informe describe el diseño y simulación de una etapa de amplificación usando un transistor JFET. Los objetivos fueron familiarizarse con la nomenclatura del JFET y diseñar una etapa amplificadora que opere en un punto de máxima oscilación simétrica. Se seleccionó un JFET 2N3819 y se calcularon sus parámetros para cumplir con las especificaciones requeridas. Luego se simuló el circuito y se compararon los resultados calculados vs simulados para la ganancia de voltaje, obteniendo valores aproximados deb

    Título original

    inf 4 lab analog

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    DOCX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este informe describe el diseño y simulación de una etapa de amplificación usando un transistor JFET. Los objetivos fueron familiarizarse con la nomenclatura del JFET y diseñar una etapa amplificadora que opere en un punto de máxima oscilación simétrica. Se seleccionó un JFET 2N3819 y se calcularon sus parámetros para cumplir con las especificaciones requeridas. Luego se simuló el circuito y se compararon los resultados calculados vs simulados para la ganancia de voltaje, obteniendo valores aproximados deb

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    26 vistas5 páginas

    Inf 4 Lab Analog

    Cargado por

    Micky Psm
    Este informe describe el diseño y simulación de una etapa de amplificación usando un transistor JFET. Los objetivos fueron familiarizarse con la nomenclatura del JFET y diseñar una etapa amplificadora que opere en un punto de máxima oscilación simétrica. Se seleccionó un JFET 2N3819 y se calcularon sus parámetros para cumplir con las especificaciones requeridas. Luego se simuló el circuito y se compararon los resultados calculados vs simulados para la ganancia de voltaje, obteniendo valores aproximados deb

    Copyright:

    © All Rights Reserved
    Descargue como DOCX, PDF, TXT o lea en línea desde Scribd
    Descargar como docx, pdf o txt
    Está en la página 1de 5

    UNIVERSIDAD MAYOR DE SAN SIMON

    FACULTAD DE CIENCIAS Y TECNOLOGIA

    INFORME #4
    JFET
    Alumno: Prado San Martin Miguel
    Alfredo
    Horario: Jueves 6:45 – 8:15
    Carrera: Electromecánica
    Docente: Espinoza Orosco Ruben

    Cochabamba – Bolivia
    gestión II/2020

    JFET
    Objetivos;

     Familiarizarse con la nomenclatura. Datos que proporciona el fabricante, aparatos de prueba y


    disposición física de los transistores de efecto de campo.
     Diseñar y verificar experimentalmente la polarización de una etapa amplificadora que opere en un
    punto de operación de C.D deseado atendiendo a las especificaciones de ganancia , oscilación,
    simétrica máxima e impedancias de entrada y salida.

    Material

     Transistor FET (con características de acuerdo a su diseño)


     resistencias (con características de acuerdo a diseño)
     2 capacitores electrolíticos de 100uf

    Procedimiento.-
    Vdd=20 V

    Zo

    Rd

    Zi
    Cc2

    r1 Cc1

    RL

    AC Rs
    Rg

    Figura 6.1
    Circuito FET polarizado

    Realice el diseño he incluya todos sus cálculos en el presente laboratorio:

     Diseñar la polarización para una etapa amplificadora usando un JFET


     Escoger el punto de operación para oscilación simétrica máxima (Calculo de RS y RD para esta
    condición)
     Seleccionar el JFET canal N y a partir de los datos del fabricante ( IDSS, Ipo) - Calcular RG, RD, RS
    de acuerdo a las especificaciones.
     Dibujar a escala la característica iD vs. VDS y trace la línea de carga de C.D. y el punto de operación.
     Dibuje el circuito equivalente de C.A. y calcule AV.
    DATOS DE JFET
    MODELO 2N3819
    I dss 10 [ mA ]
    Vp −4 [ V ]
    Vg 10 [ V ]
    gm 3,25 [ Ω−1 ]

    Análisis de pequeña señal:


    Ahora termine de hacer las conexiones necesarias, es decir que introduzca el generador de señales y los
    capacitores, luego proceda a completar la siguiente tabla

    Gazania de Voltage

    Sin Cs Con Cs

    Av Av en dB Av Av en dB

    Calculad −3,1 [ V ] 10,13 dB −5,72 [ V ] 14,14 dB


    o
    Simulado −3,374 [ V ] 10,56 dB −5,73 [ V ] 15,16 dB

    GANANCIA DE VOLTAJE EN AC SIN CE

    Voltaje de entrada
    GANANCIA DE VOLTAJE EN AC CON CE

    Voltaje de entrada
    Conclusiones:

    Se realizó los cálculos para un JFET 2N3819 donde comprobó las propiedades estudiadas en la teoría. Se usó
    un FJET 2N3821 por que en la simulación no se pudo obtener el modelo 2N3819 y se utilizó uno similar.
    Existe algunas variaciones en las propiedades de fabricante. Por esa razón los cálculos teóricos y los de la
    simulación son aproximados, donde se pudo obtener la ganancia del circuito JFET.

    También podría gustarte