Unidad

3
Análisis de circuitos secuenciales

En esta unidad aprenderemos a:

Representarlos circuitos secuenciales

mediante la simbología adecuada.
y
Relacionar las entradas salidas
en los circuitos secuenciales.
Verificar el funcionamiento
de los circuitos secuenciales.
Montar o simular circuitos digitales
secuenciales.

Y estudiaremos:

El concepto de sistema secuencial.

La diferencia entre sistemas

asíncronos y síncronos.
Los diferentes tipos de biestables.
Los circuitos contadores.
Los divisores de frecuencia.
 3 Andlisis de circuitos secuenciales

ORecuerda
1. Concepto de circuito secuencial

Un circuito secuencial es un sistema electrónico digital en el cual las variables de sali-

da, en un determinado instante, dependen de las variables de entrada en dicho ins-
La realimentación en un circuito
consiste en que parte de la señal tante, así como del valor que tuvieran las variables de salida en instantes anteriores.
de salida del mismo se incorpo
ra de nuevo a la entrada del cir- Estos circuitos se diferencian de los circuitos combinacionales en que su salida no de
cuito. Es una técnica muy utiliza-
pende exclusivamente de la entrada. Son sistemas que tienen la capacidad de memori
da en Electrónica.
zar la historia pasada de un circuito y utilizar esa información para determinar el futuro
estado de este.
El circuito secuencial (Fig. 3.1) se compone de dos partes:

Un bloque de almacenamiento de información (mostrado en el diagrama de bloques

como memoria).

Un circuito combinacional que genera las órdenes para el sistema.

Circuito Salidas
Entradas Memoria
combinacional

Fig. 3.1. Diagrama de bloques de un circuito secuencial.

Entre las numerosas aplicaciones de estos circuitos destacan las siguientes:

Contador digital. Muchos de los equipos que utilizamos habitualmente disponen de

algún tipo de contador digital, incluso la mayoría de los electrodomésticos vienen
equipados con uno.
Sabias gue
El contador digital consta, básicamente, de una entrada de impulsos, que serán las
Los circuitos secuenciales que va señales que va acumulando el circuito. El resultado de la cuenta se suele mostrar en
mos a estudiar a lo largo de es un display de siete segmentos, o en cualquier otro tipo de visualizador, como puede
ta unidad siempre forman parte ser una pantalla de cristal liquido.
de equipos o circuitos más com
plejos. Entre estos circuitos po
demos citar los siguientes:
Memoria. En cualquier equipo en el que se necesite almacenar algún parámetro, se
precisa un sistema secuencial. Por ello, cualquier sistema programable necesitará
Máquinas de juegos. de un circuito de este tipo para almacenar los datos, el programa de funcionamien-
Ascensores. to, etcétera.

Sistemas en los que se hace ne-

cesario memorizar una señal. Una de las clasificaciones más importantes de los circuitos secuenciales se basa en el
modo de funcionamiento, que puede ser asíncrono o síncrono:
Sistemas de alarmas.
.Contadores de procesos, per .Un circuito secuencial asíncrono puede cambiar de estado en cualquier instante de
sonas, etc.
tiempo, en función únicamente de los cambios en las señales de entrada.
circuito secuencial síncrono solo puede cambiar de estado determinadosen
Sistemas de conversión de da- Un de decir, está «sincronizado» con una señal de reloj (CLK).
instan-
tos paralelo a serie. tes tiempo,
es

Cronómetros.
En esta unidad estudiaremos los circuitos, los elementos fundamentales de los circuitos
Es necesario conocer el funcio secuenciales, los biestables o flip-flop, y algunos circuitos implementados con ellos,
namiento de estos elementos pa- como los contadores y los divisores de frecuencia.
ra poder comprender cómo tra-
bajan los equipos que hemos Los biestables son los elementos de memoria de los circuitos digitales. Generalmente no
comentado. se usan solos, sino formando parte de otros circuitos más complejos, como veremos a lo
largo de esta unidad.
52
 Análisis de circuitos secuenciales 3

2. Biestables

Los biestables son circuitos multivibradores que se caracterizan por tener dos esta
Vocabulario A
dosestables en. su salida, en uno de los cuales puede permanecer indefinidamente Estado estable en un circuito. Es
aquel en el que el circuito pue-
de permanecer indefinidamente,
Al ser un circuito secuencial, la salida depende de las entradas y de la evolución tem
mientras no cambien las condi-
poral del propio circuito (lo que se denomina estado anterior). ciones de entrada que lo provo
Un biestable (Fig. 3.2) almacena la información de un bit, por tanto, se consideran cir caron.
cuitos de memoria, ya que son capaces de almacenar el estado interno del sistema. Por
sU parte, los estados internos de un sistema definen todas las situaciones diferenciadas
por las que puede pasar o hacia las que puede evolucionar el sistema. Vo (+)
La clasificación de los biestables puede realizarse atendiendo a varios criterios:

Según la función que realizan, se clasifican en: RS, JK, DyT.

Según el modo de funcionamiento, tenemos:

- Biestables asíncronos: las señales de entrada actúan en todo instante. TR TR2

Biestables síncronos: las señales de entrada solo actúan en los instantes que deter
- C2
mina una señal de sincronización o reloj.

2.1. Tabla de verdad y símbolo de un biestable genérico

Antes de pasar a analizar los diferentes tipos de biestables, vamos a ver cómo se re Fig. 3.2. Esquema de un biestable

presentan estos componentes en los esquemas lógicos y cómo se interpreta su tabla

de verdad.
El simbolo de un biestable genérico es el siguiente (Fig. 3.3)

Salida del biestable: es el estado que tiene el biesta-

ble en un determinado instante de tiempo, y depende
Entradas: de los valores de las entradas y de lo ocurrido en
pueden instantes anteriores.
ser 1 o 2.

En todos los biestables existe la salida complemen-

tada, que es el valor contrario al que tiene la salida Q.

Fig. 3.3. Simbolo de un biestable genérico en el que se muestran las entradas y las dos salidas que
tienen todos los tipos de biestables.

Elfuncionamiento del circuito, como en todos los circuitos lógicos, viene determinado
por una tabla de verdad (Fig. 3.4):

Salida del biestable: indica el estado en el que se

Q+1 coloca el mismo en función de los valores de entrada.

Q!
Entradas Estado anterior: es el estado que tenía el biestable
del en el momento anterior a que se produjera el cambio
biestable. en las entradas.
O
En algunos casos no está determinada la salida que
1 1
Prohibido da el biestable ante esas entradas. Por tanto esta
combinación de entrada no está permitida.

Fig. 3.4. Tabla de verdad de un biestable genérico.

53
 3 Andlisis de circuitos secuenciales

2.2. Biestables asíncronos

Importante: Los biestables asincronos son aquellos en los que las señales de entrada actúan en

Los biestables asíncronos todo instante.

tam
bién reciben el nombre de LATCH,
mientras que los síncronos reci-
ben el nombre de flip-flop o bás Dentro de estos uno de los más utilizados es el biestable RS, que estudiaremos a conti
Cula. nuación.

OA. Biestables RS

Estos biestables tienen dos entradas, R (Reset) o puesta a

cero, y S (Set) o puesta a uno; y dos salidas, Qy Q.

El simbolo que se utiliza para este biestable es el que

muestra la Figura 3.5. Asi, el biestable está en estado de

Reset cuando
Q = 0 y Q = 1, y en estado de Set cuan- Fig. 3.5. Simbolo del biestable
do 1
yQ = 0. R-S asíncrono.

Existen dos formas de implementar los biestables RS asíncronos: con puertas NOR
y con puertas NAND. En la Tabla 3.1 se muestran los circuitos de ambos biestables.

Tipo de biestable Tabla de verdad

R5Q-
Biestable RS NOR

IC1A
0

L C18
- 1 1

11
S- Prohibido

R5
bic Biestable RS NAND

Los biestables son los elemen- Prohibido

tos más básicos con los que se
construyen las memorias que

1
se usan en equipos como los or
denadores.
-
Tabla 3.1. Circuitos de los biestables RS NOR y RS NAND.

La diferencia entre estos dos biestables está en el nivel lógico de activación de las en-
tradas R y S. En el biestable con puertas NOR, el nivel con el que se activan las entra-
das Ry Ses el 1, mientras que en el de puertas NAND el nivel activo es el 0 en ambas
entradas.
Una forma habitual de analizar el funcionamiento de un biestable es a través de un
cronograma (Fig. 3.6), que es una representación de la evolución de las entradas y
salidas en función del tiempo. El análisis de un biestable RS lo vamos a llevar a cabo
mediante el Caso práctico 1.

SET 0
El cronograma es otra forma de representar la tabla de verdad. En el recuadro
1
rojo, si S = 1 yR = 0, el biestable se debe poner a 0, por tanto, Q = 0. El análisis
se va haciendo de igual manera para cada cambio que se produzca en las entra- RESET 0
das (señalado con linea de puntos en el gráfico).
Salida Q.
Fig. 3.6. Cronograma para un biestable RS NOR.

54
 Andlisis de circuitos secuvenciales
3
Caso práctico 1: Obtención de la salida de un biestable RS

En la siguiente figura tienes un ejemplo de posibles entra Solución:

das para un biestable RS NAND. Indica el valor de la sa-
lida Q en el intervalo de tiempo marcado. Para analizar cuánto vale Q, debemos tener en cuenta
que al ser un biestable RS NAND, las entradas son activas
con 0. Como se tiene que cumplir la tabla de verdad, el
SET
resultado será el que muestra la Figura 3.7.

Como ejemplo:
RESET
En el recuadro rojo está activa la entrada R, luego Q

UL
tiene que ser 0.
SET
está activada la entrada S, luego el
En el recuadro azul
RESET biestable debe poner la salida Qa 1, tal y como ocurre.

Salida
oFig.3.7. de la salida Q se hace repitiendo el proceso
La obtención
que hemos puesto como ejemplo.

2.3. Biestables síncronos

A
Un biestable sincrono posee una entrada de sincronismoo de reloj, además de las
Vocabulario
entradas normales de datos. El biestable no tendrá en cuenta las entradas de Flanco de una señal. Es el ins
datos hasta que lo marque la entrada de reloj. tante en el que cambia de nivel.
Si pasa de 0 a 1, será un flanco
de subida, y si pasa de 1 a 0,
La activación de esta entrada de reloj puede darse de tres formas: por nivel y por flanco será un flanco de bajada.
de subida o de bajada (Fig. 3.8).

Las ventajas que tiene este tipo de biestables frente a los asíncronos es que permi-
te que los cambios en el sistema solo se realicen cuando las señales de entrada sean Nivel
estables.
Flanco
de bajada
Flanco
OA. Biestables activados por nivel de subida
Nivel
En este tipo de biestables, las conmutaciones en la salida solo están permitidas durante
un nivel de la señal de reloj. Entre los tipos de biestables que nos podemos encontrar Fig. 3.8. Representación
activados por nivel tenemos los biestables RS y los biestables D. No obstante, no es de los flancos en una señal de reloj.
frecuente encontrar biestables de este tipo.

O B. Biestables activados por flanco

En estos circuitos, las señales de entrada solo son activas coincidiendo con los flancos
de la señal de reloj (Fig. 3.9), tanto de subida como de bajada. Las entradas deben
mantenerse estables un cierto tiempo previo y posterior al flanco activo de reloj, y se
produce la transición con un cierto tiempo de retardo respecto a ese mismo flanco.

S
TPCLK

Flip-flop disparado Flip-flop disparado

por flanco ascendente por flanco descendente

Fig. 3.9. Simbolos de un biestable activado por los dos tipos de flancos.

55
 3 Análisis de circuitos secuenciales

Podemos encontrar biestables activados por flanco de todos los tipos habituales (RS,
K, Ty D):
Los biestables RS activados por flanco cumplen la misma tabla de verdad que los bies-
tables RS asíncronos, con la salvedad de que en este caso solo van a conmutar en los
instantes en los que se produce el flanco. En la tabla de verdad aparecerá también
la entrada de reloj para indicar su sincronismo.
En el caso de que funcionen con flanco de subida, la tabla de verdad y el cronogra-
ma quedarian de la siguiente manera (Fig. 3.10):

Eoirode Salido CLK

Solo se evalúan los va-
R CLK a t lores que toman las se-
ñales de entrada en el
s momento en el que se
No cambia produce el flanco. Si
las entradas cambian
entre dos flancos, el
Prohibido El biestable no con- biestable no conmuta.
muta en los niveles En el recuadro, cuando
No cambia de la señal de reloj, llega el flanco, S = 1y
la salida Q se man- Qt
No cambia
--
tiene como estaba.
R
0, por lo que la sa-
lida Q= 1.
iabla de verdad y cronograma de un biestable RS activado por flanco de subida.
activado por flanco de bajada, la tabla de verdad y el
Si se trata de un biestable RS
cronograma nos quedarían de la siguiente manera (Fig. 3.11):

Entradas Salida

S R CLK

0 No cambia
1

R
Prohibido

No cambia
No cambia

Fig. 3.11. Tabla de verdad y cronograma de un biestable RS activado por flanco de bajada.

Los biestables JK funcionan como los RS pero no tienen ningún estado prohibido. Su
2Sabias que..? tabla de verdad y sus símbolos son los siguientes (Fig. 3.12):
El hecho de que los biestables JK
no tengan entradas prohibidas Flip-flop disparado por flanco descendente Entradas Salida
hace que se empleen con más

K
frecuencia que los biestables RS. CLK Q

CLK No cambia

Símbolo del biestable Cambia

No cambia
No cambia

Fig. 3.12. Simbolo y tabla de verdad de un biestable JK activado por flanco de bajada.

En este biestable, la activación simultánea de las dos entradas con un 1

lógico provo
ca que la salida pase al estado contrario al que se encontraba. La entrada K equivale
a la R del biestable RS, y la entrada J a la S.

56
 Análisis de circuitos secuenciales 3

Caso práctico 2: Determinación de la salida de un biestable JK activado por flanco de bajada

En la Figura 3.13 se muestran las

entradas de un biestable valores de Jy K. Analizamos la tabla de verdad y coloca
JK sincronizado por los flancos de bajada de la señal de mos el valor de Q.
reloj. Vamos a obtener la salida Q del biestable.
Si en el intervalo de tiempo que hay entre dos flancos las entradas del
Solución: biestable cambian de valor, la salida permanece al nivel que se deter-
minó en el primer flanco, es decir, el biestable no conmuta de nuevo
Nos debemos fijar en los momentos en los que se produce hasta que Ilegue otro flanco de bajada.
el flanco de bajada del reloj, y en ese momento vemos los

n
OL
CLK

U.
CLK

K
K

Fig.3.13.

Actividad

2 S a S6
1. Obtén la señal de salida del cronograma que tienes LK
en la figura de al lado y responde a las siguientes
Cuestiones:
st
al Cudl es la tabla de verdad de este biestable?
b) Dibuja el símbolo del mismo e indica con qué tipo
de tlanco conmuta. Fig. 3.14.

Los biestables D se caracterizan porque copian a la salida la información que tienen

en su entrada, cuando lega la señal de reloj. Se pueden obtener a partir de un bies
table JK, en el que se puentean sus salidas. La tabla de verdad y los símbolos qve se
utilizan son:

-
CLK CLK Biestable D obtenido a par
tir de un RS.

Entradas Salida

DCIK a
CLK Biestable D obtenido a par-
tir de un JK.

Fig. 3.15. Tabla de verdad, símbolo y circuito con el que se puede obtener un biestable D
a partir de biestables RS o JK.

Aunque en la Figura 3.15 podemos ver que es activo en los flancos de subida, tam-
bién podemos encontrar biestables sincronizados en los flancos de bajada.

57
 3 Análisis de circuitos secuenciales

Los biestables T (Fig. 3.16) son fundamentales en la implementación de muchos circui

tos secuenciales. Tienen una única entrada, como ocurre con los biestables D. Su
funcionamiento es el siguiente: si Tes igual a 0, la salida Q se mantiene en el valor
que tenia, y si la entrada Tes igual a 1, Q cambia al estado contrario al que tenía.
Si el biestable es síncrono, esto se producirá en los cambios marcados por el reloj.

CLK
Entradas Salida Como Q valía 0, cuando se
analiza el valor de T (en el
flanco de bajada del reloj),
-CLK TCLK y vemos que T= 1, el bies-
No cambia table cambia Q al estado
Cambia contrario, es decir, lo pone
a 0.

Fig. 3.16. Simbolo, tobla de verdady cronograma de un biestable T activo con los flancos de bajada.

Es importante destacar que los biestables T no se comercializan, ya que siempre se

obtienen a partir de un biestable JK al unir sus entradas, tal y como se muestra en el
siguiente esquema (Fig. 3.17:

--

-Q

-
un
CLK Fig. 3.17. Forma de obtener
biestable T. El flanco de activación
lo determinará el biestable JK.

Actividades
2. En la Figura 3.18 tienes el cronograma de un biestable D. Obtén el valor de
la salida Q, suponiendo que el biestable partia con
= 0.

t
cLK

D
O Fig. 3.18.

3. Busca en Internet los esquemas de los diferentes tipos de biestables que hemos
estudiado, y cómo se pueden realizar con puertas lógicas.
Investiga también cómo se puede convertir un biestable RS en un biestable JK.

O C. Entradas asíncronas en un biestable sincrono

Las entradas asíncronas (Fig. 3.19) son dos: PRESET y CLEAR. Funcionan en el momento
que se activan, independientemente de cómo esté el reloj y del valor de las entradas del
biestable. Suelen ser activas a nivel bajo, por eso aparecen con el círculo en el símbolo
del biestable.
Ten cuidado

PR a
Podemos encontrar las entradas PRESET coloca la salida Q del bies-
asincronas en cualquier biesta table a 1 cuando se activa.
ble. Conviene cerciorase de su CLK
funcionamiento a través de la CLA CLEAR coloca la salida Q del bies-
hoja de caracteristicas del cir table a 0 cuando se activa.
cuito.
Fig. 3.19. Entradas asincronas en un biestable JK activado por flanco de bajada.

58
 Análisis de circuitos secuenciales 3

Caso práctico 3: Análisis de la salida de un biestable JK con entradas asíncronas

Analiza los valores que va tomando la salida Qa lo largo del tiempo en función de todas las entradas del biestable.

Solución:
Sobre la gráfica de la salida que obtenemos veremos cómo va cambiando. El biestable conmuta con los flancos de
bajada según el esquema mostrado. Las entradas asincronas son activas con 0.

Durante el intervalo en el
que PRESET está activa-
do, la salida del biesta-
CLK

0 nnnnnnn. Durante el intervalo en el

que CLEAR está activa-
K
ble permanece a 1, inde- do, la salida del biesta-
pendientemente de que ble permanece a 0, inde-
llegue algún flanco de pendientemente de que
reloj o que cambien las
PR llegue algún flanco de
entradas JK. 0 reloj o que cambien las
CLA entradas JK.

-t

Fig. 3.20.

2.4. Circuitos integrados con biestables

Como en todos los demás componentes para circuitos digitales que hemos estudiado,
los biestables se comercializan como circuitos integrados. A continuación vamos a
ver los más significativos, desde el punto de vista de la práctica:

Elpuertas
74xx279 es
NAND.
un biestable realizado con
Su esquema interno es el si-
4S 4 40 352 3S 3R 30

guiente (Fig. 3.21):

Fig. 3.21. Esquema interno de un 74279. 1R 15 1S2 10 2

D
3S 20 GND

Eltivo74xx112 es un biestable JK síncrono, ac-

con los flancos de bajada de la señal
de reloj, y que tiene entradas asíncronas de
PRESET y CLEAR. Su esquema interno es el
16 15 14 13 12 11 10 9
siguiente (Fig. 3.22):

Fig. 3.22. Esquema interno del 74112.

59
 Andlisis de circuitos secuenciales
3

3. Circuitos contadores

Importante
la redlizaoión.de circuitos contadores
deloscireUitos biestables: Normalmente
delas aplicaciones más importantes
es ung
están formados por biestables JK, a los
Las secuencias en los circuitos
que se les unenlas dos entradas. Estos circuitos memorizan la cantidad de pulsos
contadores son siempre ciclicas,
dejreloigueilesllega:a su entrada CLK. por lo que al llegar al final de la
cuenta (si esta no se ha parado
antes) volverán al valor inicial.
El número de bits del contador es igual al número de biestables del mismo.
Los contadores se utilizan como circuitos de reloj y temporización, como divisores de
frecuenciay como frecuencímetros.
Por su forma de funcionamiento, en cuanto a la señal de reloj, nos podemos encontrar
dos tipos:

Contadores asíncronos: son aquellos en los que la señal de reloj se propaga de un

biestable a otro. Sabias que...??
.Contadores síncronos: son aquellos en los que todos los biestables reciben la señal El
aparato de medida que se uti
de reloj al mismo tiempo, con lo que todos los biestables conmutan a la vez. liza para visualizar los cronogra-
mas de los sistemas digitales es
Atendiendo a la secuencia de conteo, nos podemos encontrar con: el analizador lógico. En el Caso
práctico 4 tienes un ejemplo de
Contadoresascendentes: realizan la cuenta desde cero hasta el valor máximo al que cómo se utiliza.
pueden llegar (2n
1,
donde n es el número de biestables que tiene el contador).
Contadores descendentes: realizan la cuenta en sentido inverso, desde el valor máxi-
mo de cuenta hasta cero.

Contadores UP/DOWN: realizan la cuenta en ambos sentidos en función de una

señal de control.

3.1. Contadores asíncronos

Como ya hemos comentado, son circuitos en los que la señal de reloj entra en el primer
biestable, y se propaga de manera asíncrona al resto. Vamos a analizar el funciona-
miento de un circuito de este tipo con un ejemplo de un contador de dos bits. El esque-
ma del circuito es el siguiente (Fig. 3.27):

o10 10 El funcionamiento de los circuitos contado-

res es fácil de entender si se analiza su cro-

oo 1 1 nograma. En este caso, los biestables fun-

cionan con el flanco de bajada de la señal
de reloj. Cada vez que les llegue un pulso de

12 3
reloj, pasan al estado contrario. La señal
cuenta
FFO
de reloj para el segundo biestable es la sali-
c/k HFFO da Q del primer biestable (de ahí que sea
LKo Qo 00 01 10 11
asincrono el circuito).

La secuencia de la cuenta se obtiene de

las salidas Q de los biestables, siendo el
bit de menor peso del número binario, la El valor mácimo al que puede llegar
el contador es:
2-
1 3,
Entradas JK de los biestables salida del biestable que está más a la iz- 1 22
colocadas a 1 lógico. quierda (en nuestro ejemplo Qg). luego contará de 0 a 3.

Fig. 3.27. Coniador binario ascendente de dos bits asincrono.

61
 3 Análisis de circuitos secuenciales

3.2. Contadores síncronos

Todos los biestables cambian de estado al mismo tiempo, puesto que la señal de reloj
les llega a todos a la vez. Salvo por este detalle, el funcionamiento del contador síncro-
no es igual al de los asíncronos.
El esquema de un contador síncrono es como el que se muestra en el siguiente caso
práctico.

Caso práctico 5: Análisis de un contador BCD síncrono

En un sistema automático de montaje de componentes El contador se encarga de contar los terminales que llegan
para un electrodoméstico, necesitamos diez terminales pa- al puesto de montaje, de tal forma que cuando llega a
ra completar el proceso. Los terminales llegan desde una nueve (y, por tanto ha contado diez terminales) vuelve
cinta ircnsportadora y pasan por un sensor conectado a a cero. Partiendo de esta intormación, analiza su funcio
ont:cdor. namiento mediante una simulación con NI MULTISIM.

. iel circuito que se analiza es el siguiente:

function Generat..
Estos elementos son solo visualizadores para observar la

*
evolución de los bits en cada uno de los biestables y el
Op
valor por el que va la cuenta.

Count Value

XFG1
LA1
U U U

as
CLK CLR CLK CLK
RESET RESET
El generador de señales proporciona JK FF
el reloj al circuito. cOT

En el analizador lógico introducimos

Pulsador de RESET del contador. en diferentes canales las señales
que provienen de las salidas Q de
Fig. 3.28. los biestables y la señal de reloj.
con el fin de visualizar la evolución
El circuito combinacional formado por las puertas lógi- de cada una de ellas. La imagen
cas del recuadro tiene como misión que el contador
-Logic Analyzer- XLA1 que podemos ver en la pantalla es
pare la cuenta cuando llegue a 9. Al tener cuatro bies- Tene
(S) la que muestra la Figura 3.29.
tables, podria contar de 0 a 15 y, por tanto, es necesa 2404800m 1200n
7200m 9600m

rio parar la secuencia de conteo.

A, B, Cy D son los bits de la secuencia de cuenta del

contador (las salidas de los biestables), siendo A
el bit de menor peso. La señal de reloj ClOCK, es la
Fig. 3.29.
proporcionada por el generador de señales.

Actividades
6. Realiza un contador asíncrono ascendente cuya se- 7. Realiza la simulación del circuito anterior en NI MUL
cuencia de cuenta sea de 0 a 15. Dibuja el esquema TISIM y conecta un analizador lógico para visualizar
correspondiente e incorpora un pulsador para rese- las formas de onda que se producen en cada una
tear el contador cuando se desee (fijate para ello en de las salidas Q del contador.
el Caso práctico 5).

62
 Análisis de circuitos secuenciales 3
3.3. Divisores de frecuencia
Una de las aplicaciones más comunes de los circuitos contadores es como divisor de Web@
frecuencias. Es una forma fácil de obtener frecuencias inferiores a partir de la señal
obtenida en un oscilador.
Los registros de desplazamiento
son ofro tipo de aplicación de los
La diferencia entre los divisores de frecuencia y los contadores síncronos es que en circuitos con biestables. En el si-
los divisores de frecuencia la salida solo se toma en una de las salidas de los biesta guiente enlace puedes ver cómo
bles que lo forman. El número de biestables del circuito marca el valor por el que se funcionan este tipo de circuitos:
divide la frecuencia de la señal de reloj: el número por el que se divide la frecuencia http://www.gte.us.es/ASIGN/
es 2n de biestobles, Este valor es modificable en función de la configuración del circuito CE 2T/p1/contyrd.pdf
una vez que se ha montado.

Caso práctico 6: Análisis de un divisor de frecuencia por 8

demodulador de un aparato de radio digital tiene un oscilador cuya frecuencia se obtiene a partir de la señal de un
El
oscilador patrón mediante un divisor de trecuencias. Utiliza el circuito que muestra la Figura 3.30 y analiza su łuncio
namiento
Vcc QC Vcc QB Vcc QA Voc

R1 10
10k 5PR PR J P

JUL
CLK CLK CLK

Ic2A 15 IC1B 15 IC1A 15

74LS112 74LS112 74LS112
S1
RESET
C
100n

Fig. 3.30.

Solución:
Para poder dividir la frecuencia por 8 necesitamos un contador con tres biestables y tomar la salida en el último de ellos.
En el esquema del circuito, se incorpora un pulsador para poder resetearlo en cualquier momento.
El funcionamiento del circuito se puede ver
a través de su cronograma: LK
t01 2s4s16 ts uou1 19

0 o0 11o o1
QB
1
Elflanco de bajada en la señal Q se produce
una vez que han transcurrido 8 pulsos de la

11 1
Qc
0 0
1 0
0
señal de reloj, por tanto se produce la división
de la frecuencia original por dicho valor.
Estado (0)
o00
(1)
001 010
(2) (3)
011
(4)
100
(5)
101
(6)
110
(7)
111
(0)
000 (1)(2)3)
001010 011
Fig. 3.31. QA QB QC

Actividades
8. Cuántos biestables necesitarías para realizar un circuito 9. Dibuja el esquema del circuito que realiza esta divi-
que divida la frecuencia de la señal de entrada por 16? sión.

63
 3 Análisis de circuitos secuenciales

3.4. Circuitos contadores integrados

INPTS INP En los apartados anteriores hemos visto cómo realizar circuitos contadores a partir de
DATA
cc
DATA DATA biestables.
A CEAR BOOROW CARRY LOAD
C
Sin embargo, estos circuitos los podemos encontrar en un único chip, como ocurre con
ofros muchos circuitos digitales. Es imprescindible para su manejo consultar las hojas
de características del circuito integrado correspondiente al modelo elegido.
Como ejemplo de este tipo de circuitos, vamos a analizar el contador 74xx192. Se
trata de un contador decimal ascendente/descendente (Fig. 3.32).
DATA & Os QA CoUNT COUNT Oc Q0 GND
UP

T
INPUT DOWN

OUTPUTS INPUTS OUTPUTS Pin Descripción

Fig. 3.32. Patillaje del contador

Op, Oc Qa y Qa Salida de los biestables.
74192
CLEAR Entrada de RESET a cero. Es activa a nivel alto.
COUNT UP Entrada de reloj para cuenta ascendente. Es activa por flanco de subida.

COUNT DOWN Entrada de reloj para cuenta descendente. Es activa por flanco de subida.

DATA INPUT D, C, B y A Entradas de datos en paralelo.

LOAD Entrada de carga en paralelo asíncrona. Es activa a nivel bajo.

CARRY Acarreo. Salida de la cuenta final ascendente. Es activa a nivel bajo.

BORROW Préstamo. Salida de la cuenta descendente. Es activa a nivel bajo.

Tabla 3.2. Función de las patillas del circuito integrado.

En la Tabla 3.2 se muestra la misión de cada una de las patillas del circuito integrado.
La secuencia de cuenta (ascendente o descendente) es seleccionable desde las patillas
4 o 5. El contador puede comenzar la cuenta en un valor distinto de cero, cargando
un número binario a través de las entradas DCBA, cuando se activa la entrada LOAD
@Web (colocando un cero en ella).
En la siguiente web puedes lo- La entrada CLEAR pone el contador a cero cuando se activa.
calizar y consultar la hoja de
ca-
CARRY BORROW permiten unir contadores en cascada con el fin de aumentar los
racterísticas del contador 7493:
valores de la cuenta.
http://www.datasheetcatalog.
net/es Algunos de los contadores integrados más utilizados, además del citado anteriormente,
son los siguientes:

7Axx193: contador UP/DOWN hexadecimal.

74HC4518: doble contador decimal.
74xx93: contador binario de 4 bits.

Actividades
10. Analiza la hoja de características de un contador 11. Monta en el simulador un contador 7492 y a conti-
74193 y contesta a las siguientes cuestiones: nuación comprueba su funcionamiento como conta
dor ascendente.
ollleva carga del valor inicial de cuenta?
Añade las puertas lógicas necesarias para detener la
b)Con qué valores son activas las entradas asín-
cronas? cuenta en 5, y comprueba que funciona correctamen-
te (después de que llegue dicho número, el contador
Dibuja el diagrama del patillaje del integrado y debe volver a O).
explica, en función de su tabla de verdad, su fun-
cionamiento básico.

64
 Andlisis de circuitos secuenciales 3

Práctica final: Montaje de un cronómetro digital de 1

minuto con contadores 74192 Q
1. Objetivo 3. Técnica
Estudiar el funcionamiento del contador 74192, y su 1. Coloca los dos integrados sobre la placa BOARD.
conexión en cascada para aumentar el final de cuenta. Realiza las conexiones de alimentación para am-
bos: Ve al positivo de la fuente de alimentación y
El esquema del circuito que vamos a montar es el si GND al negativo (Fig. 3.34).
guiente:
2. Conecta las resistencias desde el decodificador a
DIS1 cada una de las entradas del display de siete seg
AP 3 W mentos (Fig. 3.35).
c
B
W Voltios
3. Conecta el reloj del entrenador a la entrada «up»
Entrada BI/RBO E
w4 del primer 74192. Selecciona para el reloj una fre-
de reloj UP
ON
RBI F5A
G14 um 3
M2 CAS
CA1 cuencia de 1 Hz.
PE
LD
CLR
CObE BO HD-A101

4. Pon en marcha el circuito y la secuencia de cuenta

74LS192N
IC2 DI$2 en los displays del circuito (Fig. 3.36).
A 13
10 4. Cuestiones
OD 10
DP
R..
BI/RBO R 23 1. Explica brevemente cómo funciona el circuito.
P 14 w
ON
LO
co
CLR Bo
HD-A101 2. Qué es lo que hace la puerta AND montada en el
4LS192N circuito? Cuál es el número que está detectando?
Cambiar entradas para
Justifica la respuesta.
Jmodificar el mod del contador
3. Qué patilla sirve para conectar los dos contadores
Fig. 3.33. en cascada?
se conecta?
A qué entrada del segundo contador

2. Materiales 4.Cual seria el número máximo que se podría contar

con este montaje si eliminamos la puerta AND? Por
Fuente de alimentación de 5 V (en el entrenador).
qué?
Entrenador para Electrónica digital con placa BOARD 5. Según está montado el circuito correspondería a
para el montaje del circuito. un cronómetro de segundos, cómo se podría am-
pliar el circuito si quisiéramos realizar un cronóme
Catorce resistores de 1
270 0.
tro para 59 minutos?
Dos circuitos integrados 7447, dos circuitos integra 6. Realiza la simulación del circuito anterior (cuestión 5)
dos 74192 y un circuito integrado 7408. en el ordenador y comprueba en qué valor se detie
ne la cuenta del mismo. Explica cómo deben rea
Dos displays de siete segmentos. lizarse las conexiones para que el cronómetro co
Cables. mience otra vez a partir de 0.

*
*****

Fig. 3.34. Fig. 3.35. Fig. 3.36.

65
 3 Análisis de circuitos secuenciales

Test de repaso
1. Se denomina circuito secuencial a aquel cuya salida 7. A un divisor de frecuencia montado con tres biesta-
depende: bles le entra una señal de reloj de trecuencia igual
a Solamente de las entradas. a 1600 Hz. Cual será el valor de la frecuencia de la
señal de salida (en Hz}?
b) De las entradas y del tiempo transcurrido.
c) Solamente del tiempo. al 100
d) Solamente de lo ocurrido en la salida anterior. b 200.
c 800.
2. Un biestable es capaz de almacenar:
al 1
bit. d 400.

b) 2 bits. 8. Si en un biestable JK síncrono activamos la entrada

cVariosbits. PRESET Cuanto vale la salida Q del biestable?

d No puede almacenar ningún bit. al O.

b) 1.
3. En un biestable asíncrono, el valor de la salida puede
Cambiar. c) No cambia.
a Cuando cambian las entradas. d No se puede activar esta entrada.
b) Cuando cambia la señal de reloj.
c Cuando han cambiado las entradas y cambia la 9. Con qué parte de la señal de reloj conmutará el bies
señal de reloj. table de la siguiente figura?

d Cuando se conecta el circuito.

4. En un biestable síncrono, el valor de la salida puede CLK

cambiar.
Fig. 3.37.
al Cuando cambian las entradas.
b) Cuando cambia la señal de reloj
a Con el flanco de subida.
c) Cuando han cambiado las entradas y cambia la
b) Con el flanco de bajada.
señal de reloj.
d Cuando se conecta el circuito. c Cuando el nivel sea 1.
d) Cuando el nivel sea 0.
5. En un biestable RS asíncrono, si se activa la entrada
«R», el valor de la salida será: 10. Cuántas entradas tiene un biestable D2
a O. o) 1.
b) 1.
b 2.
c)El mismo que tenía antes.
) 3.
d) El contrario del que tenía antes.
d) 4.
6. Si en un biestable JK ponemos las dos entradas a
valor de la salida será:
l, el 11. Cuántas entradas tiene un biestable T?
a O. o) 1.
b) 1. b) 2.
c) El que tenía anteriormente.
c) 3.
d El contrario del que tenía anteriormente. d) 4.

DI 'DOL '96 'o8 '94 '99 'og '3 'Dg 'oz ql :sauojpnjos

66