Departamento de Eléctrica y Electrónica

Carrera de Ingeniería en Electromecánica

SISTEMAS DIGITALES Y MICROS

Práctica 1.6
CIRCUITOS MULTIPLEXORES Y DEMULTIPLEXORES

Autor:
VICENTE ALVAREZ

Docente:
Ing. Amparo Meythaler

NRC: 2053
1. OBJETIVOS
 Comprobar el funcionamiento de los multiplexores.
 Comprobar el funcionamiento de los demultiplexores.
 Comprobar el funcionamiento de los circuitos integrados 74151 y 74155.

2. MARCO TEÓRICO
 MULTIPLEXOR

Un multiplexor es un circuito combinacional de varias entradas de señal y una única salida.

Dispone además de unas entradas de selección que permiten redirigir cualquiera de las entradas
elegidas a la salida. En sentido estricto, las entradas de selección se deben considerar
exactamente igual que las otras entradas de señal, pero debido a su particular propósito
(“selección”) suelen dibujarse separadas. Una vez fijado el número de entradas, queda
unívocamente fijado el número de entradas de selección ya que si dispone de N entradas de
selección se podrán seleccionar 2^N entradas de señal.

 DEMULTIPLEXOR.

Los demultiplexores efectúan la operación inversa de los multiplexores y se utilizan para

distribuir una señal que llega por una única entrada a un conjunto de salidas. De la misma forma,
las entradas de selección permite elegir a cuál de las salidas se redirige la señal de entrada. En
este caso, se cumple igualmente que N entradas de selección va a permitir distribuir la señal en
2^N salidas.

3. EQUIPOS Y MATERIALES

 PC con el paquete PROTEUS.

4. ACTIVIDADES DESARROLLADAS

 Trabajo Preparatorio:

a) A partir de la tabla de verdad, obtenga la función lógica de un multiplexor 4 a 1.

 Multiplexor (4 a 1).

Imagen 1. Multiplexor 4 a 1.
  Tabla de verdad multiplexor (4 a 1).

CONTROLADORES ENTRADAS SALIDA

S1 S0 I3 I2 I1 I0 F
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1
Tabla 1. Tabla de verdad Multiplexor 4 a 1.

 Funciones lógicas
 Solución: Usando mintérminos.

𝒇 = (𝑰𝟎 ∗ ̅̅̅̅
𝑺𝟎 ∗ ̅̅̅̅
𝑺𝟏) + (𝑰𝟏 ∗ 𝑺𝟎 ∗ ̅̅̅̅
𝑺𝟏) + (𝑰𝟐 ∗ ̅̅̅̅
𝑺𝟎 ∗ 𝑺𝟏) + (𝑰𝟑 ∗ 𝑺𝟎 ∗ 𝑺𝟏)

b) A partir de la tabla de verdad, obtenga las funciones lógicas de un demultiplexor 1 a 4.

 Demultiplexor de 1 a 4.

Imagen 2 demultiplexor de 1 a 4.
  Tabla de verdad demultiplexor (1 a 4).

controladores salidas

S1 S0 O3 O2 O1 O0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0

Tabla 2. Tabla de verdad Demultiplexor 1 a 4.

 Funciones lógicas
 Solución: Usando mintérminos.

𝑶𝟎 ̅̅̅̅ ∗ 𝑺𝟎
= 𝑺𝟏 ̅̅̅̅ ∗ 𝑰
𝑶𝟏 ̅̅̅̅ ∗ 𝑺𝟎 ∗ 𝑰
= 𝑺𝟏
𝑶𝟐 = 𝑺𝟏 ∗ ̅̅̅̅
𝑺𝟎 ∗ 𝑰
𝑶𝟑 = 𝑺𝟏 ∗ 𝑺𝟎 ∗ 𝑰

Nota: analizando la ecuación de 𝑶𝟎 : Siendo 𝑶𝟎 = 𝟏 solo si S1 = 0 y S0 =0.

c) Consultar la disposición de pines de los CIs 74151 y 74155, para analizar la función de cada
patita.
 Descripción Integrado 74LS151.

Es un Multiplexor de 8 Entradas y Selector de Datos 74LS151 TTL.

Circuito Integrado 74LS151:

Multiplexor de ocho entradas. Contiene un chip de decodificación para seleccionar el origen de

datos deseado. El 74LS150 selecciona uno-dedieciséis fuentes de datos, el 151A selecciona uno-
de-ocho fuentes de datos. El 150 y 151A tienen una entrada estroboscópica que debe estar en un
nivel lógico bajo.

Los multiplexores son circuitos combinacionales con varias entradas y una única salida de datos.
Están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de
datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida.

En el campo de la electrónica el multiplexor se utiliza como dispositivo que puede recibir varias
entradas y transmitirlas por un medio de transmisión compartido. Para ello lo que hace es dividir
el medio de transmisión en múltiples canales, para que varios nodos puedan comunicarse al
mismo tiempo.
Características:

 Selector de datos / Multiplexor 8 a 1

 Salidas complementarias con buffer
 Entrada de habilitación
 Puede utilizarse también para conversión paralela a serial y generador de
funciones booleanas
 Tecnología: TTL Low Schottky (LS)
 Voltaje de alimentación: 4.75 a V a 5.25 V
 Encapsulado: PDIP 16 pines

Imagen 3. Designación de pines del multiplexor 74151.

 Descripción Integrado 74LS155.

El 74LS155 es un circuito monolítico TTL que cuenta con un demultiplexor doble de 1 a 4

líneas con luces estroboscópicas individuales y entradas de direcciones binarias comunes.
Cuando ambas secciones están activadas por las luces estroboscópicas, las entradas de
direcciones binarias comunes seleccionan y enrutan de forma secuencial los datos de entrada
asociados a la salida apropiada de cada sección.
Las luces estroboscópicas individuales permiten activar o inhibir cada una de las secciones
de 4 bits como se desee.
Los datos aplicados a la entrada 1C se invierten en sus salidas y los datos aplicados en 2C \
no se invierten a través de sus salidas.
El inversor que sigue a la entrada de datos 1C permite su uso como decodificador de 3 a 8
líneas o demultiplexor de 1 a 8 líneas sin conexión externa. Los diodos de sujeción de entrada
se proporcionan en todos estos circuitos para minimizar los efectos de la línea de transmisión
y simplificar el diseño del sistema.

 Características.

 Doble decodificador de 2 a 4 líneas, o doble demultiplexor de 1 a 4 líneas

 Líneas de dirección o selección compartidas y strobes individuales.
 También puede operar como 1 decodificador de 3 a 8 líneas o 1 demultiplexor de 1 a 8
líneas
 Los strobes individuales permiten la conexión en cascada de varias unidades para
decodificar o demultiplexar palabras de mayor longitud de bits
  Tecnología: TTL Low Schottky (LS)
 Voltaje de alimentación: 4.75 V a 5.25 V
 Encapsulado: PDIP 16 pines

Imagen 7. Designación de pines del demultiplexor 74155.

2. verifique el procedimiento del paquete PROTEUS.

a) Multiplexores.

 Implemente en Proteus la función obtenida en el literal a) del trabajo preparatorio.

 Simulación Multiplexor de 4 a 1.

Imagen 8. Simulación Multiplexor de 4 a 1.

 Ponga todas las posibilidades requeridas y obtenga la tabla de verdad del circuito. Ponga dos
capturas del funcionamiento.

CONTROLADORES ENTRADAS SALIDA

S1 S0 I3 I2 I1 I0 F
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1
Tabla 3. Posibilidades del multiplexor 4 a 1.

 Simulación captura 1.

Imagen 9. Simulación multiplexor de 4 a 1 estado (010010).

 Simulación captura 2.

Imagen 10. Simulación multiplexor de 4 a 1 estado (001001).

 Compruebe el funcionamiento del CI 74151 ingresando varios datos. Ponga tres capturas del
funcionamiento.

 Tabla Lógica de Resultados.

CONTROLADORES ENTRADAS SALIDA

S1 S0 I3 I2 I1 I0 F
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1
 Simulación multiplexor 74151 de (4 a 1) captura 1.

Imagen 11. Simulación multiplexor 74151 de 4 a 1 estado (000000).

 Tabla lógica de Resultados.

CONTROLADORES ENTRADAS SALIDA

S1 S0 I3 I2 I1 I0 F
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1

 Simulación multiplexor 74151 captura 2.

 Imagen 12. Simulación multiplexor 74151 de 4 a 1 estado (111011).

 Tabla lógica de Resultados.

CONTROLADORES ENTRADAS SALIDA

S1 S0 I3 I2 I1 I0 F
0 0 X X X 0 0
0 0 X X X 1 1
0 1 X X 0 X 0
0 1 X X 1 X 1
1 0 X 0 X X 0
1 0 X 1 X X 1
1 1 0 X X X 0
1 1 1 X X X 1

 Simulación multiplexor 74151 captura 3.

 Imagen 13. Simulación multiplexor 74151 de 4 a 1 estado (010010).

b) Demultiplexores.

 Implemente en Proteus la función obtenida en el literal b) del trabajo preparatorio.

 Simulación demultiplexor de 1 a 4.

Imagen 14. Simulación demultiplexor de 1 a 4 estado (1-00).

 Ponga todas las posibilidades requeridas y obtenga la tabla de verdad del circuito. Ponga dos
capturas del funcionamiento.

 Tabla de verdad demultiplexor de 1 a 4.

Entrada controladores salidas

I S1 S0 O3 O2 O1 O0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

 Simulación demultiplexor de 1 a 4.

Imagen 15. Simulación demultiplexor de 1 a 4 estado (1-10).

 Tabla de verdad demultiplexor de 1 a 4.

Entrada controladores salidas

I S1 S0 O3 O2 O1 O0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
 Simulación demultiplexor de 1 a 4.

Imagen 16. Simulación demultiplexor de 1 a 4 estado (1-01).

 Compruebe el funcionamiento del CI 74155 ingresando varios datos. Ponga tres capturas del
funcionamiento.

 Tabla de verdad demultiplexor 74155 (1 a 4).

Entrada controladores salidas

I S1 S0 O3 O2 O1 O0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
 Simulación multiplexor 74155 de (1 a 4).

Imagen 17. Simulación demultiplexor de 1 a 4 estado (0-00).

 Tabla de verdad demultiplexor 74155 (1 a 4), captura 1.

Entrada controladores salidas

I S1 S0 O3 O2 O1 O0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

 Simulación Demultiplexor 74155 de (1 a 4), captura 1.

Imagen 18. Simulación demultiplexor de 1 a 4 estado (1-00).

 Tabla de verdad demultiplexor 74155 (1 a 4), captura 2.

Entrada controladores salidas

I S1 S0 O3 O2 O1 O0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0

 Simulación Demultiplexor 74155 de (1 a 4), captura 2.

Imagen 19. Simulación demultiplexor de 1 a 4 estado (1-10).

5. RESULTADOS OBTENIDOS.
1. Anote los errores cometidos en el desarrollo de la práctica (si los tuvo) y la forma
en que los corrigió.
 se cometió muchos errores al momento de comprender el funcionamiento de los circuitos
multiplexores y demultiplexores.
 Fallos al momento del ingreso de datos del valor que tendrá la entrada.

2. Utilizando el 74151 cómo obtiene un multiplexor de 16 a 1? Explique.

Se realiza dos multiplexores de 8 a 1 para después sumarlos por medio de una compuerta
lógica tipo NOR para poder tener una sola salida.

A los dos multiplexores de (8 a 1) se los coloca en el tipo de conexión denominado cascada.

Posteriormente se debe poner una compuerta NOT en el terminal E y lo conectamos a un

controlador externo fuera de los 3 que el sistema nos pide. Como se muestra en el ejemplo.

Demostración.
 Imagen 20. Multiplexor de (16 a 1) conexión en cascada.

3. Consultar la otra función del circuito integrado 74155.

También puede operar como 1 decodificador de 3 a 8 líneas o 1 demultiplexor de 1 a 8 líneas

6. CONCLUSIONES 3
 Se concluyó que los circuitos multiplexores y demultiplexores se los puede
convertir y usar como circuitos, codificadores y decodificadores.
 Se logró obtener conocimiento del funcionamiento de los circuitos
multiplexores y demultiplexores.
 Se llevó a cabo con éxito las simulaciones de los integrados multiplexores
74151 y del demultiplexor 74154, su uso, sus aplicaciones y forma de
implementarlos.

7. RECOMENDACIONES (mínimo 2)
 Se recomienda un conocimiento básico de los circuitos multiplexores y
demultiplexores para poder tener un entendimiento claro al momento de
desarrollar las simulaciones.
 Mantener claros los conceptos de los circuitos multiplexores y
demultiplexores para no confundir con los demás temas enseñados en clase.

8. BIBLIOGRAFÍA:

1. https://mvelectronica.com/products/74155
2. https://www.youtube.com/watch?app=desktop&v=ne2m6qX9c44
3. http://meteo.ieec.uned.es/www_Usumeteog/comp_comb_demultiplexores.ht
ml#:~:text=Los%20DEMULTIPLEXORES%20realizan%20la%20funci%
C3%B3n,de%20canales%20de%20salida%20N.
4. https://personales.unican.es/manzanom/planantiguo/edigitali/MuxG2_08.pd
f
5. http://www.geekbotelectronics.com/producto/74ls151-multiplexor-8-
entradas/