See discussions, stats, and author profiles for this publication at: https://www.researchgate.

net/publication/213071400

Sistema de Adquisición con PSoC para Procesamiento Fuera de L'inea

Conference Paper · January 2006

CITATIONS READS
3 647

3 authors:

Alberto Taboada-Crispi Alexander Falcon

Universidad Central "Marta Abreu" de las Villas Universidad Central "Marta Abreu" de las Villas
157 PUBLICATIONS   170 CITATIONS    26 PUBLICATIONS   26 CITATIONS   

SEE PROFILE SEE PROFILE

Miguel Mendoza-Reyes
Universidad Central "Marta Abreu" de las Villas
28 PUBLICATIONS   18 CITATIONS   

SEE PROFILE

Some of the authors of this publication are also working on these related projects:

Retina images analysis View project

Improvements in the automatic classification of upper limb movements from the electromyographic signal. View project

All content following this page was uploaded by Alexander Falcon on 21 March 2016.

The user has requested enhancement of the downloaded file.

 SISTEMA DE ADQUISICIÓN CON PSoC
PARA PROCESAMIENTO FUERA DE LÍNEA

Alberto Taboada Crispí1, Alexander Falcón Ruiz2, Miguel A. Mendoza Reyes3

Abstract ⎯ Data acquisition systems for offline processing directa, tales como el voltaje offset de los electrodos (u otro
by using a personal computer (PC) are frequently used in tipo de transductor) y del propio amplificador AIA, para que
general instrumentation. This paper deals with general no se sature la cadena de amplificación de elevada ganancia;
aspects of designing such systems, by using the so called además, limita otras componentes indeseables de baja
programmable systems on chip (PSoC). Selection of analog frecuencia. El amplificador de ganancia programable (AGP)
and digital blocks (instrumentation amplifiers, filters, A/D completa la amplificación de la cadena para cubrir el
and D/A converters, memory, and communication with PC) intervalo dinámico del convertidor análogo/digital (CAD).
is analyzed, as well as strategies for taking advantage of El filtro paso-bajo (FPB) reduce componentes indeseables de
PSoC (CY8C27443, Cypress MicroSystems) features for this alta frecuencia y sirve de filtro anti-solapamiento (anti-
application. aliasing), antes del CAD. La unidad central de procesos
(UCP) controla la conversión a una frecuencia de muestreo
Index Terms ⎯ PSoC, instrumentation, design. (fs) adecuada y almacena los resultados de la medición en la
memoria (MEM), para luego controlar la descarga de los
INTRODUCCIÓN datos por el bloque de comunicación (COM) en una
computadora personal u otro dispositivo inteligente para el
En el campo de la instrumentación industrial es muy análisis de los mismos [3].
común el caso de tener que medir, en un medio ruidoso, Existen numerosas formas de implementar el esquema
variables tales como temperatura, presión, humedad, etc., de la Figura 1 con componentes individuales, pero todas
que varían lentamente, con sensores que entregan niveles de adolecen de dificultades en el montaje y ajustes,
voltaje (Vi) muy bajos [1]. Estas mediciones, por lo general, encareciendo la solución [4], [5]. En la actualidad existe una
se almacenan y procesan fuera de línea (off-line). Una variada gama de dispositivos inteligentes que ofrecen
situación similar se da con la medición de variables facilidades de implementación de circuitos analógicos y
fisiológicas (o señales bioeléctricas) en instrumentos tipo digitales; entre ellos sobresalen los llamados sistemas
Holter [2]. Esta medición de variables con baja relación a programables en un chip (PSoC), de Cypress MycroSystems
ruido (SNR), y componentes espectrales restringidas a las [6], que han probado ser una solución viable para múltiples
bajas frecuencias, se puede resolver con un esquema como el aplicaciones, como pueden ser los sensores inteligentes [7].
de la Figura 1. En este trabajo se implementa el esquema de la Figura
1, con el CY8C27443 (PSoC de Cypress MycroSystems) y se
discuten los criterios utilizados para aprovechar al máximo
las características del dispositivo y lograr un sistema
competitivo.

CY8C27443
El CY8C27443 (Figura 2) ofrece 12 bloques analógicos,
8 bloques digitales y una microcomputadora empotrada de 8
Figura 1. Sistema de adquisición para procesamiento fuera de línea. bits, todo configurable, en un encapsulado de 28 terminales,
por menos de 4.00 USD/unidad. El usuario define qué
En este esquema general, el amplificador de funciones realizar y cuándo ellas aparecen, ya que se pueden
instrumentación o aislamiento (AIA) con elevada razón de reconfigurar dinámicamente (por ejemplo, un amplificador
rechazo al modo común (RRMC), alta impedancia de de ganancia programable puede pasar a comparador en
entrada (Zi) y bajo ruido, es el encargado de aumentar la menos de 1µs), y cómo se interconectan [6].
SNR y adecuar las características de la señal de entrada (Vi). Los PSoC ofrecen múltiples ventajas para el
El filtro paso-alto (FPA) elimina componentes de corriente acondicionamiento, al tener amplificadores operacionales

1
Alberto Taboada Crispí, Centro de Estudios de Electrónica y Tecnologías de la Información (CEETI), Universidad Central de Las Villas (UCLV),
Carretera a Camajuaní, km 5 ½, Santa Clara, Villa Clara, CP 54830, Cuba, [email protected]
2
Alexander Falcón Ruiz, CEETI, UCLV, [email protected]
3
Miguel A. Mendoza Reyes, CEETI, UCLV, [email protected]
con bajo offset de entrada (5 mV) y bajo ruido (80 nV/√Hz) 5.25V, aunque puede ser bajado a 1V, usando SMP (switch
[6], [8], [9], [10] amplificadores de ganancia programable mode pump) [6].
(hasta 48×) y amplificadores de instrumentación (topologías
de dos y tres operacionales) con razón de rechazo al modo
común de unos 60 dB. La ganancia DC en lazo abierto de los
amplificadores es de 80 dB, el ancho de banda para ganancia
unitaria es de 12 MHz y la razón de cambio es de 8 V/µs,
mientras que los resistores no difieren en más de 0.5 %.
Los terminales de entrada/salida son configurables y
cada uno puede entregar hasta 10 mA (existen 4 salidas de
40 mA) y recibir hasta 25 mA [6]. Existe además una amplia
gama de filtros que se pueden configurar a la medida del
acondicionamiento requerido [11], [12], [13]. Tanto la
referencia como el potencial de tierra pueden ser
seleccionados de acuerdo a la aplicación de que se trate:
VBandGap para sistemas de voltaje absoluto, Vdd/2 para
sistemas radio-métricos y referencia externa Vref para
incrementar flexibilidad [9], [10], [14].
El CY8C27443 posee multiplexores de 4 y 8 entradas
analógicas. Para implementar los filtros anti-aliasing cuenta
con topologías de filtros paso-bajo activos con bloques de
tiempo continuo, que son las más recomendadas [11], [12],
pero también se dispone de configuraciones basadas en
bloques de capacitores conmutados (también útiles en el
acondicionamiento general), que no requieren de ninguna
componente externa [13]. La configuración de amplificador
de instrumentación con tres operacionales (última etapa con
capacitores conmutados) puede sincronizarse con los
convertidores A/D, por lo que no requieren de bloques de
muestreo/retención.
Los PSoC ofrecen convertidores A/D que cubren Figura 2. Diagrama en bloques de los PSoC tipo CY8C27xxx.
diversas resoluciones (de 6 a 14 bits) y anchos de banda (de
2 a 40 000 muestras/s), para diferentes cargas del hardware
(uso desde 0 hasta 4 bloques digitales), de la CPU y de las ADAPTACIÓN DEL ESQUEMA GENERAL CON PSOC
interrupciones, de acuerdo a los principios explotados AIA: Cuando es necesario aislar la parte en contacto
(incremental, aproximaciones sucesivas y sigma-delta) [15]. con el transductor del resto del circuito, se usa como primer
El CY8C27443 tiene un núcleo microprocesador bloque del esquema, un amplificador de aislamiento. Este es
empotrado M8C, con arquitectura Harvard, que puede el caso de ciertas aplicaciones biomédicas para garantizar la
trabajar hasta 24 MHz (4 MIPs); además, contiene un veloz seguridad del paciente, o en entornos industriales en que el
multiplicador por hardware, que permite implementar sensor está sometido (o pudiera estarlo en caso de accidente)
funciones básicas de procesamiento digital, así como el a un voltaje elevado, como ocurre en la medición de
control de los convertidores, amplificadores, filtros y demás parámetros de soldadura por arco [1]. De ser necesario ese
bloques del sistema [6]. Este dispositivo da múltiples aislamiento, se requiere de componente externa, ya que el
opciones de comunicación, destacándose el chequeo que PSoC no provee dicho bloque. Se recomienda el uso de
puede realizar de redundancia cíclica (CRC) de 2 a 16 bits, algún amplificador de aislamiento comercial [1], [2], [3],
así como la implementación de los estándares: I2C (de [5], u otra combinación que incluya aislante analógico, como
Philips), SPI y UART (para comunicación serie), e IrDA los iCoupler de Analog Devices [2].
(por infra-rojo). Tiene 16KBytes de memoria de programa Si es suficiente con un amplificador de instrumentación
flash con protección robusta de lectura/escritura [6]; además, en cambio, el PSoC sí ofrece variantes para implementarlo,
ofrece emulación de EEPROM en flash y poseen 256 Bytes con configuraciones de 2 y 3 amplificadores operacionales.
de SRAM. La configuración de 2 amplificadores, operando con 5 V a
El CY8C27443 resulta óptimo desde el punto de vista máxima potencia, logra RRMC de 59 dB, con nivel de ruido
de su bajo consumo, incluso a alta velocidad, presentando de 99 nV/√Hz [6]. Esta variante es aceptable, pero aun ella
flexibles modos de reposo (sleep) con corrientes tan bajas conlleva a un consumo de los recursos del PSoC (2 bloques
como 3µA. Sus voltajes de trabajo van desde 3V hasta analógicos de tiempo continuo) que pudiera comprometer la
implementación de las demás funciones, por lo que se El FPB debe seleccionarse con frecuencia de corte
recomienda implementar el AIA externamente, con lo que se coincidente con la fm de la señal a medir, para garantizar
puede incluso superar las prestaciones que ofrece el PSoC. prácticamente ninguna atenuación en la banda espectral útil.
Se debe insistir en que el AIA debe ser el bloque menos El FPB tendrá la ganancia necesaria para completar la
ruidoso y debe tener una ganancia (AAIA) tan grande como amplificación total de la cadena, pero no debe perderse de
sea posible sin saturar la etapa, para lograr un mínimo ruido vista que su valor debe ser tan pequeño como sea posible,
de salida (no), que viene dado por: para garantizar bajo no, según (1). Si se sigue el criterio de
no = n AIA ⋅ AAIA ⋅ AFPA ⋅ AAGP ⋅ AFPB + seleccionar fs’=N⋅fs (N tan grande como se posible), bastará
con un filtro de orden 2 con aproximante de Bessel para que
nFPA ⋅ AFPA ⋅ AAGP ⋅ AFPB + , (1) no se distorsione la señal filtrada. Aunque casi siempre se
n AGP ⋅ AAGP ⋅ AFPB + nFPB ⋅ AFPB aconseja usar la variante continua para filtros antialiasing,
aquí se puede implementar un FPB con bloques de
donde nAIA, nFPA, nAGP y nFPB, son los ruidos asociados a los capacitores conmutados para prescindir de componentes
bloques AIA, FPA, AGP y FPB, respectivamente; y AAIA, externas. El proceso de filtrado se completa digitalmente al
AFPA, AAGP y AFPB son las ganancias correspondientes. implementar, con ayuda de la UCP, un filtro FIR que en el
FPA: Para ciertas aplicaciones en que la frecuencia de caso más simple consiste en promediar cada N muestras de
corte del FPA esté suficientemente alejada de 0, este pudiera entrada a la razón fs’, para obtener las muestras de salida a
conformarse con elementos activos independientes, o del razón fs. Con este proceso se reduce la potencia del ruido por
propio PSoC, consumiendo ciertos recursos. No obstante, en un factor N.
la generalidad de los casos, cuando la frecuencia de corte es El PSoC ofrece una amplia gama de CAD de los cuales
bien cercana a 0, basta con el uso de componentes pasivas, seleccionar uno, de acuerdo a los requisitos de la aplicación
incluso del tipo RC, cuidando que la R no sea de valor y teniendo en cuenta resolución, porciento de uso de la UCP,
excesivo que favorezca un elevado nivel de ruido y que C latencia, linealidad, ruido, consumo de potencia y de otros
sea de dieléctrico estable. recursos (bloques analógicos y digitales, RAM, flash) [15].
AGP: El AGP es el primer bloque que sí se recomienda Entre las posibles opciones, se hallan los de aproximaciones
que esté dentro del PSoC, debiendo estar conformado por un sucesivas (SAR6), del tipo incremental (ADCINC,
amplificador de ganancia programable propiamente dicho ADCINC12, ADCINC14, ADCINCVCR) y sigma-delta
del PSoC. Este solo requiere un bloque analógico de tiempo (DELSIG8, DELSIG11). Como regla general, se debe usar
continuo, con nivel de ruido de 99 nV/√Hz, y ofrece la SAR6 solo si la señal a medir varía excesivamente lenta; se
posibilidad de fácilmente variar la ganancia y la referencia, prefieren los del tipo sigma-delta por ser más inmunes al
lo que permite ajustar el offset, como se verá luego. La ruido y facilitar el trabajo del FPB como anti-aliasing.
ganancia implícita del AGP pudiera ser, por ejemplo, de 24 MEM y compresión de datos: Las modernas memorias
(×1), con variantes de 48 (×2) y 8 (÷3) para cuando sea flash tipo serie, de alta capacidad, pequeño tamaño, bajo
necesario aumentar (para cubrir el intervalo dinámico de consumo y mínimo número de terminales [16], pueden
entrada del CAD) o disminuir (evitar saturación del CAD), conectarse a los PSoC, para incrementar considerablemente
cuando la señal de entrada sea de muy bajo nivel, o muy alto el número de lecturas del instrumento o cualquier otro dato
nivel, respectivamente. que requiera ser almacenado, con ayuda de un bloque de
FPB y CAD: El FPB debe limitar las componentes de comunicación SPIM que soporta protocolo master Serial
frecuencia por encima de la mitad de la frecuencia de Peripheral Interconnect. Ya se comercializan estas
muestreo del CAD (fs’/2) para evitar el aliasing. En memorias con capacidades de varios MBytes por precios
aplicaciones de medición de variables industriales, e incluso asequibles, y aun deben abaratarse más y seguir
en aplicaciones biomédicas en que las señales varían incrementando su capacidad.
lentamente, no se requiere una frecuencia de muestreo (fs) No obstante, para lograr máximo aprovechamiento de la
tan elevada, aun siguiendo el criterio de muestrear a unas 4 o capacidad de almacenamiento, se deben emplear algoritmos
5 veces por encima de la máxima componente de frecuencia de compresión que puedan implementarse con la UCP. Un
de interés (fm). Esos criterios se justifican porque, para una ejemplo sencillo de algoritmo de compresión sin pérdidas
resolución dada, los convertidores que permiten mayores fs’ que puede aumentar la capacidad de almacenamiento en la
son más caros, pero dentro del PSoC no hay dicho problema, MEM cuando se usan CAD con resolución mejor que 8 bits,
todo vale lo mismo, aunque algunas soluciones de CAD es el de la primera diferencia. Este consiste en almacenar la
consumen más recursos que otras [15]. Por lo anterior, se diferencia entre una muestra y la anterior, en lugar de la
recomienda incrementar la fs’=N⋅fs para bajar los requisitos muestra en cuestión. Eso garantiza que siempre quepa el
del FPB, a expensas de mayor consumo del sistema al cargar resultado en 8 bits y no se necesite más de un byte de
más datos momentáneamente, para luego procesarlos memoria, independientemente de que se haya usado un
digitalmente antes de guardarlos definitivamente a una razón convertidor de más de 8 bits.
de fs=4fm para que no se recargue inútilmente la MEM. COM: Para hacer el análisis de los datos guardados en
la MEM, es necesario descargar los mismos hacia una
unidad inteligente con cierta potencia de cálculo y con ganancias de 1/16 (la mínima posible) cada uno, se logra
posibilidades de visualización, como pudiera ser una mejorar por 256 el paso de ajuste del offset.
computadora personal. El PSoC ofrece múltiples variantes El esquema de la Figura 1 se transforma entonces en el
de comunicación digital con el exterior, entre ellas: I2C de la Figura 3, que incluye esta variante de ajuste del cero y
(estándar industrial de Philips), formato serie compatible de la ganancia por software. Para realizar los ajustes, se
con RS232, la ya mencionada SPI (Serial Peripheral manda a poner el CDA en 0, el MUX conecta la entrada de
Interconnect) y la comunicación infrarroja (IrDA) a una la tierra analógica (0 V) [10] y se lee el valor en el CAD (en
razón de hasta 115,2 Kbits/s. realidad se toma el promedio de una ráfaga de lecturas). El
La variante IrDA tiene cierto atractivo para datos no resultado se divide entre [(AAGP⋅AFBP)/(ADIV1⋅ADIV2)] para
excesivamente grandes, al evitar la conexión/desconexión de pasarlo al CDA. Sería muy conveniente que
conectores y cables, con el consiguiente deterioro mecánico [(AAGP⋅AFBP)/(ADIV1⋅ADIV2)] fuera una potencia de dos, para
y fallas asociadas. Además, garantiza el aislamiento entre el facilitar la división en la UCP, simplemente desplazando la
instrumento de medición, alimentado con baterías, y la línea lectura del CAD y rellenando con ceros. Para lograr mejor
de potencia, evitando daños accidentales. Por otro lado, la ajuste, se hace una breve corrida alrededor del valor pasado
interfaz IrDA se encuentra disponible en la mayoría de las al CDA, hasta lograr la lectura más cercana a cero en el
computadoras modernas (o se le puede incorporar por un CAD. Con el cero ajustado, se pasa MUX a la posición del
precio mínimo), así como en teléfonos celulares y otros voltaje de referencia conocido (Vref), que pudiera ser el de
dispositivos de comunicación que posibilitan el envío de plena escala, o una fracción de él, se lee el CAD y se calcula
datos, vía MODEM, a computadoras remotas. el factor de corrección adecuado, por el que habría que
El hecho de que la medición y la transmisión de los multiplicar a cada medición al final. En la Figura 3, las
datos hacia el dispositivo analizador no se realizan componentes internas del PSoC están enmarcadas en un
simultáneamente, hace posible destinar todos los recursos cuadro de líneas discontinuas.
del PSoC a la primera función y luego, en el momento del El diseño con el PSoC se realiza con el software PSoC
vaciado de la MEM, usar una segunda configuración que se Designer 4.2, descargado del sitio de Cypress MicroSystems.
conforme con la conexión IrDA o con la que se decida. También se usó un In-Circuit Emulator (ICE-4000) [6] para
Otros recursos: El PSoC tiene el mismo precio usando emular y poner a punto el diseño, además de permitir
al máximo sus recursos y posibilidades que sub- descargar la estructura final al PSoC, para usarlo como un
utilizándolos. Por eso, se recomienda sacar el mayor partido circuito integrado cualquiera y hacerle pruebas en una
de sus bondades, dentro de los compromisos lógicos que se breadboard.
presuponen.
Aunque el FPA elimina o reduce las componentes de
corriente directa provenientes del sensor y del AIA, también
el AGP y el FPB aportan su nivel de offset.
Consecuentemente, para una entrada nula (Vi=0), el voltaje
analógico de salida (a la entrada del CAD) podría estar
relativamente alejado de 0. Para reducir este efecto y hacer
más facil la medición, se propone usar un convertidor
dígito/analógico (CDA), contenido en el PsoC, que
realimente al AGP, un nivel de voltaje tal que contrarreste el
que incorpora el conjunto AGP-FPB, que debe ser unas
(AAGP ⋅AFBP) veces menor que el medido por el CAD cuando Figura 3. Sistema de adquisición para procesamiento fuera de línea con
el voltaje a la entrada del AGP es 0. Para facilitar este PSoC.
proceso de ajuste del cero automáticamente, se propone usar
un multiplexor de 4 a 1 (MUX), también incluido en el
PsoC. Esto permite incluso la compensación de errores de RESULTADOS Y DISCUSIÓN
linealidad, incorporando entradas de valores de voltajes de
referencia (Vref) conocidos. Todo lo analizado anteriormente se tuvo en cuenta para
El CDA de mayor resolución que contiene el PSoC es el diseño de una aplicación hipotética en que la señal en Vi
de 9 bits, aunque pudiera llevarse a 11 con ciertos artificios varía entre ±4 mV, con un nivel DC que puede llegar a ser
[17]. Esto dificulta un desempeño convincente del CDA por de unos ±100 mV; la resolución necesaria es de 5 µV y el
si solo para ajustar el offset, ya que el nivel ajustable sería de ancho de banda debe ser de 0.05 a 100 Hz. Se puede
aproximadamente AAGP ⋅AFBP ⋅Vfs/(2^9). Para compensar esto, demostrar que eso implica usar un CAD de 11 bits, con
se recomienda el uso de amplificadores de ganancia ganancia total requerida de 1000 aproximadamente (además
programable con ganancias menores que la unidad, actuando se toma de 2000 para señales de muy bajo nivel y de 333
como divisores (DIV). Por ejemplo, colocando 2 en cascada para señales de muy alto nivel). Debido al offset inicial, la
ganancia del AIA no pudo fijarse muy alta y se tomó de 14.
 Para la implementación, se usó un AIA tipo AD620 [5] en MEM solo la primera diferencia y luego reconstruyendo
y un FPA tipo RC, con R de película metálica de 1 MΩ y C la señal original mediante suma. Se puede decir entonces
de 4,7 µF de Tantalio, para lograr una frecuencia de corte de que este método de compresión sin pérdidas resulta efectivo
0,034 Hz. De los recursos del PSoC, se utilizaron 3 para sistemas de este tipo.
amplificadores de ganancia programable como AGP El consumo de potencia es un aspecto en el que quizás
(ganancia 24 para 1000, 48 para 2000 y 8 para 333), DIV1 todavía se pudiera mejorar un poco este diseño, pues se
(ganancia 1/16) y DIV2 (ganancia 1/16); un FPB de segundo priorizó la característica de bajar al máximo el nivel de ruido
orden con capacitores conmutados como FPB, con ganancia y para ello hubo que usar el PSoC alimentado con 5 V y con
3 (4,77 dB) para completar los 1000 de ganancia total; un ‘alto’ consumo. No obstante, el consumo medido estuvo en
CDA de 11 bits del tipo sigma-delta; un CDA de 9 bits el orden de 20 mA y menos, o que puede considerarse
modificado para trabajar como de 11 bits; un MUX de 4 aceptable para el instrumento que deberá ser alimentado por
entradas, además de otro para el voltaje de referencia de 0 V; baterías.
un bloque SPI master para atender la MEM tipo flash serie;
y bloques para transmisión y recepción infrarroja IrDA para REFERENCIAS
COM con la computadora personal. [1] R. Anderson, S. Baier, R. Downs, B. Ilhan, R. Mancini, J. Purvis, R.
Como se aprecia en la Figura 4, estos módulos de Watson, C. Williams, “Signal Acquisition and Conditioning for
usuario solo consumen 6 de los 8 bloques analógicos y 10 de Industrial Applications Seminar”, Texas Instruments, 2003.
los 12 digitales del CY8C27443. Se usa además el único [2] Hyde C., Burns M., “Enabling the Next Generation of Medical
diezmador disponible, pero la memoria (RAM y ROM) casi Instrumentation”, Analog Devices, March, 2006.
queda intacta. [3] S. Wayne, “Finding the Needle in a Haystack: Measuring small
differential voltages in the presence of large common-mode voltages”,
Analog Dialogue, 34-1, 2000.
[4] S. Sadanand, “White Paper: Component Selection in Electronic
System Design”, Ittiam Systems Pvt Ltd, December 2005.
[5] C. Kitchin, l. Counts, A Designer’s Guide to Instrumentation
Amplifiers, 2nd Edition, Analog Devices, 2004.
[6] H. Montag, “CY8C27143, CY8C27243, CY8C27443, CY8C27543,
CY8C27643 PSoC™ Mixed Signal Array”, Final Data Sheet For
Figura 4. Módulos de usuario seleccionados y recursos del PSoC Silicon Revision A, Document No. 38-12012, Revision G, Cypress
empleados (vista obtenida con PSoC Designer version4.2). MicroSystems, November 2003.
[7] A. Taboada., L. Horta, M.A. Mendoza, “Inteligencia Empotrada para
El nivel de ruido a la entrada del CAD, asumiendo que Sensores en la Era de los PSoC”, I Simposio Internacional de
el ruido de todos los amplificadores es de 100 nV/√Hz, y el Computación y Electrónica, Informática 2005, ISBN 959-7164-87-6.
del FPA es el ruido térmico del resistor de 1 MΩ, o sea, [8] D. Seguine, “Lower Noise Continuous Time Signal Processing with
nFPA = 4 KTBw R = 4 ⋅ 13,81 ⋅ 10 −24 ⋅ 300 ⋅100 ⋅106 ≈ 1,3 µV Hz , PSoC™”, Cypress MicroSystems, Application Note, AN2224, October
2004.
(donde K es la constante de Boltzmann, T es la temperatura
[9] D. Seguine, “EMI Design Considerations for PSoC™”, Cypress
en Kelvin, Bw es el ancho de banda de ruido y R es la MicroSystems, Application Note, AN2155, Revision A, April 2004.
resistencia), se estima según (1) como
[10] D. Seguine, “Selecting PSoC™ Ground and Reference”, Cypress
no = 0,1 ⋅14 ⋅1 ⋅ 24 ⋅ 3 + 1,3 ⋅1 ⋅ 24 ⋅ 3 + 0,1 ⋅ 24 ⋅ 3 + 0,1 ⋅ 3 MicroSystems, Application Note, AN2219, August 2004.
.
≈ 0,2 mV Hz [11] D. Seguine, “Adjustable Sallen and Key High-Pass Filters”, Cypress
MicroSystems, Application Note, AN2030, April 2002.
El valor observado parece, incluso, algo inferior
(prácticamente nulo), aunque no se pudo medir con precisión [12] D. Seguine, C. McNeese, “Adjustable Sallen and Key Low-Pass
Filters”, Cypress MicroSystems, Application Note, AN2031, May
debido a que no se tiene acceso directo al terminal de 2004.
entrada del CAD y el valor de la resolución que se puede
[13] D. Van Ess, “Understanding Switched Capacitor Filters”, Cypress
lograr con el mismo está por encima de dicho valor. O sea, MicroSystems, Application Note, AN2168, October 2004.
el ruido deja de ser un problema en este diseño, por ser su
nivel inferior al peso del bit menos significativo del CAD. [14] Texas Instruments, “Managing Noise and Ground in Precision Analog
System Applications”, Analog e-lab, March 2006.
Esto se comprueba tomando varias mediciones de un mismo
valor de voltaje conocido a la entrada de AGP con ayuda de [15] D. Seguine, “ADC Selection”, Cypress MicroSystems, Application
MUX. El ajuste del cero puede considerarse también Note, AN2239, January 2005.
exitoso, al lograr un offset de salida en el orden del peso del [16] “Introduction to Serial Flash Memories”, NexFlash Technologies Inc.,
bit menos significativo del CAD. December 2003.
Para pruebas con diferentes señales de entrada, se [17] M. Ganesh Raaja, “DAC-11”, Cypress MicroSystems, Application
verificó que no había pérdida de información al almacenar Note, AN2117, March 2003.

View publication stats