8°pic 8259

Controlador de interrupciones
programable - 8259
Contenido
I. CONCEPTOS FUNDAMENTALES.
II. CARACTERISTICAS
III. FUNCIONAMIENTO.
IV. DESCRIPCION DE PINES
V. APLICACIONES
Ing. CIP. Francisco Mori

PIC - 8259
El Controlador de Interrupciones Programable PIC fue diseado para ser usado
en un sistema que incorpore un Up. 8085 u 8086.
Las interrupciones permiten la comunicacin del computador con el mundo
exterior, sincronizando la ejecucin de programas con solicitudes de parte de
los perifricos.
Surgen de la necesidad que tienen los devices de enviar informacin al Up.
Estas paran la tarea que est realizando el Up. para poder ocuparse de otra
tarea ms importante y despus volver a la que se estaba realizando
anteriormente. Que tcnica usaba el Up. Para la atencin a los perifricos y
Que problema ocasionaba esta tcnica?
2
Qu tcnica fue la solucin y en que consiste?
El procesador, en este caso, no sondea a ningn dispositivo, sino
que queda a la espera de que estos le avisen (le "interrumpan")
cuando tengan algo que comunicarle (ya sea un evento, una
transferencia de informacin, una condicin de error, etc.).
Con esto se logro:
Mejorar la eficiencia de uso del CPU.
Brindar atencin inmediata a dispositivos en cuanto lo
soliciten.
Interrupcin
3
Tipos
1. Interrupciones de Modalidad
Una seal asincrnica generada desde el hardware, que indica la necesidad de atencin
(interrupcin hardware); o,
Un evento sincrnico generado por software que indica la necesidad de un cambio en la
ejecucin (interrupcin software).
2. Interrupciones de software: Se implementan de forma similar que las llamadas a procedimientos
(subrutinas) con la diferencia que las tareas que realizan, estn ligadas al hardware de la computadora,
Por ejemplo que tareas?
3. Interrupciones de hardware: Pueden ser a su vez:
Enmascarable, cuando la atencin de estas interrupciones pueden ser permitidas o inhibidas por
programa.
No enmascarable, cuando la atencin de este tipo de interrupciones no pueden ser inhibidas por
programa (siempre se atienden).
4. Interrupciones de Procedencia:
Interna, Son generadas dentro del CPU. Por ejemplo:
Desbordamiento de la divisin,
Cdigo de operacin no vlido (illegal opcode), etc.
Externa, Son generadas externamente al CPU, pudiendo ser generadas por Devices de la
mainboard o por algn Device fuera de la mainborad conectado a sta mediante una unidad de
E/S. Por ejemplo: temporizador, teclado, H.D., etc..
4
El PIC 8259A agrega ocho interrupciones con vector y prioridades
codificadas al microprocesador.
El 8259 combina mltiples entradas de interrupcin en una simple salida

de interrupcin hacia el microprocesador, extendiendo los niveles de
interrupcin disponibles en un sistema ms all de los uno o dos niveles
encontrados en el chip del procesador.
El 8259A fue el controlador de interrupciones para el bus ISA en el IBM PC

original y el IBM AT
Los PC modernos ya han comenzado a eliminar por completo el uso del
8259A en favor del uso exclusivo de la arquitectura APIC de Intel.
Sin embargo, aunque ya no es un chip separado, la interface del 8259A

todava es proporcionada por el chipset Southbridge en las modernas
tarjetas x86.
5
Los conectores principales en un 8259
son los siguientes:
Ocho lneas de solicitud de interrupcin de

entrada con el nombre IRQ0 hasta IRQ7.
Una salida de solicitud de interrupcin llamada

INTR.
Lnea de reconocimiento de interrupcin llamada

INTA.
Lneas de datos de D0 hasta D7 para comunicar el

nivel de interrupcin o vector de desplazamiento.
Otros conectores incluyen CAS0 hasta CAS2 para

cascada entre los 8259.
6
Descripcin del 8259
Los terminales del 8259, Son:
1. D7 -D0: Conexiones bidireccionales de datos. Se conectan al bus de datos del 8085.
2. IR7-IR0: Entradas de solicitud de interrupcin. Se emplean para solicitar una interrupcin y
para conectar con un esclavo en un sistema que tenga 8259A mltiples.
3. WR: Una entrada conectada con la seal de habilitacin estroboscpica superior o inferior
de escritura
4. RD:. Entrada conectada con la seal IORC.
5. INT: Salida conectada con la terminal INTR del Up, desde el amo, y conectada con una
terminal IR del amo en un esclavo.
6. Reconocimiento de Int.: Una entrada conectada con la seal I en el sistema. En un sistema
con amo y esclavos, slo se conecta la seal I del maestro.
7. A0: Direccin. Entrada que selecciona diferentes palabras de comando dentro del 8259A.
8. Seleccionar integrado. Se emplea para habilitar al 8259A para programa y control.
9 Programa esclavo/habilitar acoplador. Una terminal de doble funcin. Cuando el 8259A
est en el modo acoplador, es una salida que controla a los transreceptores en el canal de
datos. Cuando el 8259A no esta en este nodo. esta terminal programa al controlador como
amo (1) o como esclavo (0).
10. CAS2 hasta CAS0: Lneas de cascada. Se emplean como salidas del maestro hacia los
esclavos
7 para conectar en cascada a 8259A mltiples en un sistema.
Hasta ocho 8259 esclavos pueden ser conectados en cascada a un 8259
maestro para proporcionar un mximo de 64 IRQ. Los 8259 son
conectados en cascada conectando la lnea de INT de un 8259 esclavo a
una lnea de IRQ de un 8259 maestro. Hay tres registros internos en el
8259:
El Interrupt Mask Register (IMR) (Registro de enmascaramiento de

interrupcin), que mantiene una mscara de las interrupciones
actuales pendientes de reconocimiento (acknowledgement).
El Interrupt Request Register (IRR) (Registro de solicitud de

interrupcin), que mantiene una mscara de las interrupciones que
estn pendientes de fin de interrupcin (EOI).
El In-Service Register (ISR) (Registro de En-Servicio), que mantiene

una mscara de interrupciones a las que no se les debe enviar un
reconocimiento.
8
PC/XT y PC/AT
El sistema PC/XT tiene un controlador 8259, mientras PC/AT y sistemas posteriores disponen
de dos controladores 8259 maestro-esclavo.
Maestro 8259
IRQ0 - Intel 8253 u 8254 del PIC, tambin conocido como temporizador del sistema
IRQ1 - Intel 8042 teclado controlador
IRQ2 - No asignado en el PC / XT; esclavo en cascada para 8259 la lnea INT en el PC / AT
IRQ3 - 8250 UART puerto serie COM2 y COM4
IRQ4 - 8250 puerto UART serie COM1 y COM3
IRQ5 - controlador de HD. en el PC / XT; Intel 8255 en paralelo LPT2 puerto en el PC / AT
IRQ6 - 82072A Intel controlador de disquete
IRQ7 - Intel 8255 de puerto paralelo LPT1 / interrupcin falsa.
Esclavo 8259 (PC / AT y posteriores)
IRQ8 - reloj en tiempo real (RTC) IRQ9 - sin asignacin comn
IRQ10 - sin asignacin comn IRQ11 - sin asignacin comn
IRQ12 - Intel 8042 PS/2 controlador del ratn IRQ13 - coprocesador
IRQ14 - controlador de disco duro 1 IRQ15 - controlador de disco duro 2
9
Ejercicios
Explicativos
10

8°pic 8259

Cargado por

Copyright:

Formatos disponibles

8°pic 8259

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

8°pic 8259

Cargado por

Copyright:

Formatos disponibles

Controlador de interrupciones

Ing. CIP. Francisco Mori

El 8259 combina mltiples entradas de interrupcin en una simple salida

El 8259A fue el controlador de interrupciones para el bus ISA en el IBM PC

Sin embargo, aunque ya no es un chip separado, la interface del 8259A

Ocho lneas de solicitud de interrupcin de

Una salida de solicitud de interrupcin llamada

Lnea de reconocimiento de interrupcin llamada

Lneas de datos de D0 hasta D7 para comunicar el

Otros conectores incluyen CAS0 hasta CAS2 para

El Interrupt Mask Register (IMR) (Registro de enmascaramiento de

El Interrupt Request Register (IRR) (Registro de solicitud de

El In-Service Register (ISR) (Registro de En-Servicio), que mantiene

También podría gustarte