Divisor de Frecuencia

Circuitos Digitales
Laboratorio 10
Divisor de frecuencia y Maquinas

de estado
INFORME
Integrantes del grupo:
Loaiza lvarez, Deybi cesar
Anyosa Snchez, Carlos
Prudencio Vivar, Sherly
Profesor:
Campusano Quispe, Luis Rosas
Seccin:
C5-01-D
Fecha de realizacin: 08 de mayo
Fecha de entrega: 10 de mayo
2016-I
I.
INTRODUCCION.
Esta ocasin vamos a tratar unos circuitos particulares comnmente conocidos como
divisor, lo cierto es que se trata de un contador digital que tiene ciertas
particularidades que le hacen reiniciarse desde cierta cuenta y esto lo hace de modo
repetitivo. Pero vayamos por partes, en este tratado vamos a ver lo siguientes
puntos: El divisor digital elemental. El divisor 74LS93 (TTL).Divisor por 16Divisor por
8 BCD Divisor por 6Divisor por 9Divisor por 10Divisor por 12El divisor decimal
74LS90 (TTL).Divisor por 10 en BCD Divisor por 2, 4 y 5Divisor por 2, 4, 8 y
9Introduccin.Cuantas veces a lo largo del da necesitamos llevar una cuenta de
eventos, es un hecho que se produce de forma continua en infinidad de ocasiones,
de manera tan simple que no reparamos en ello. Lo que realmente estamos haciendo
cuando llevamos una cuenta, es cuantificar una serie de hechos repetitivos,
estableciendo una cuenta de una serie de estos en un tiempo dado, el resto, muchas
veces lo despreciamos. Nos ocuparemos de los contadores digitales, uno de los
requisitos ms comunes en un equipo digital es el contador. Y el elemento contado,
ms comn tiene que ver con el tiempo. Desde un reloj digital bsico (incorporado en
la mayora de los equipos controlados digitalmente) a los cronmetros de intervalo y
el contador de eventos, la necesidad de los circuitos contadores es muy grande.
II.
OBJETIVOS.
1. Disear sistemas secuenciales sncronos mediante los autmatas de Moore y

Mealy mediante el uso de la tabla de transicin de FF, la tabla de diseo del
circuito y los mapas de Karnaugh.
2. Usar eficazmente el software de simulacin para la comprobacin de los
diseos.
3. Implementar circuitos secuenciales sncronos.
III.
MARCO TEORICO.
Se llama divisor de frecuencia a un dispositivo electrnico que divide la frecuencia de
entrada en una relacin casi siempre entera o racional. La forma de la seal de salida
puede ser simtrica o asimtrica. La seal de entrada frecuentemente tiene forma de
una onda cuadrada pero tambin puede ser sinusoidal o de otras formas.
Suelen estar formados por contadores digitales. Se pueden obtener relaciones de
frecuencia no enteras utilizando contadores de mdulo variable, por ejemplo, si a cada
pulso de salida se cambia el mdulo del contador entre 2 y 3, se obtiene una relacin
de frecuencias de 5:2.
Los SISTEMAS SECUENCIALES SINCRONOS se pueden clasificar en dos grandes
tipos denominados Autmatas y estos son:
Autmatas de Moore: Apellidos en los que el estado siguiente del sistema depende
solo de las variables del sistema.
Autmatas de Mealy: Aquellos en los cuales el estado siguiente del sistema depende
no solo de las variables internas del sistema, sino que tambin depende de variables
externas al sistema.
En el diseo de un sistema secuencial sncrono se debe seguir los siguientes pasos:
Dibujar el diagrama de estados del sistema que se desea disear.
Determinar el nmero y tipo de FFs que se utilizaran.
Con la tabla de excitacin de FF seleccionado y el diagrama d estados se
construye en la tabla de diseo.
S encuentra el circuito combinacional que junto a los FF formaran el circuito
final.
Todos los Flip Flops del sistema tienen sus entradas de reloj unidas entre si y por esta
lnea se aplica la seal de reloj que sincroniza todo la operacin del sistema.
Ningn circuito responde instantneamente a una seal de entrada. Todos los
dispositivos tienen un Retardo por Propagacin (Tpd), que es la semisuma de los
retardos de tPHL y tPLH
Los retardos por propagacin en los circuitos electrnicos fija la frecuencia mxima,
Fmax a la que pueden trabajar correctamente.
La frecuencia mxima de funcionamiento es la inversa del retardo por propagacin.
Fmax = (1/tPD)
El retardo en seg. Y la frecuencia en c.p.s (Hz)
La siguiente figura muestra un contador asncrono de 2 bits.
El primer flip flop (FF0) responde a los pulsos de reloj un tempo Tpd despus de
aparecer el pulso. El segundo FF (FF1) responde con la salida de FF0, por lo que la
salida Q1 ser correcta cuando FF0 haya dado una salida correcta.
Esto quiere decir que el estado correcto en la salida de este contador estar un tiempo
igual a:
Su frecuencia mxima es:
La siguiente figura muestra
configuracin de un
sncrono de dos bits.
IV.
MATERIALES
Osciloscopio
Fuente de voltaje DC.
la
contador
V.
Multmetro digital.
Modulo entrenador DET2220.
PC con software de simulacin.
Conectores chicos (2mm)

Conectores medianos (2mm)
Conectores grandes (2mm)
PROCEDIMIENTO.
Se realiz un pequeo repaso terico para luego proceder con el procedimiento de los
circuitos en el mdulo entrenador.
Luego armamos un circuito que permite obtener una frecuencia cualquiera a partir de
otra dada en el entrenador DET2220, asimismo en el programa multisim de los cuales
se obtuvo el siguiente imagen de acuerdo a las indicaciones de la ficha.
VI.
VII.
APLICACIONES
CONCLUSIONES

Divisor de Frecuencia

Cargado por

Copyright:

Formatos disponibles

Divisor de Frecuencia

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Divisor de Frecuencia

Cargado por

Copyright:

Formatos disponibles

Circuitos Digitales

Divisor de frecuencia y Maquinas

1. Disear sistemas secuenciales sncronos mediante los autmatas de Moore y

Fuente de voltaje DC.

Modulo entrenador DET2220.

PC con software de simulacin.

Conectores chicos (2mm)

También podría gustarte