Informe Previo Final 1

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO
UNI - FIEE
HOJA DE DATOS DE FABRICANTES, LGEBRA DE BOOLE

I.
OBJETIVOS.
1. Identificar los circuitos integrados de tecnologa digital.
2. Comprobar el funcionamiento de los circuitos integrados TTL y CMOS.
3. Uso del manual de circuitos integrados y la terminologa empleada.
II.
MATERIALES.
1.
2.
3.
4.
5.
6.
7.
Fuente de alimentacin regulada variables +5 VDC.

02 Protoboard.
01 alicate de punta.
01 alicate de corte.
Cable telefnico para conexiones.
Resistencias de 330 y W.
Diodos LED.
CIRCUITOS INTEGRADOS:
CANTIDAD
III.
CODIGO
FAMILIA
DESCRIPCION
06
74LS00
TTL
NAND de dos entradas
06
74LS02
TTL
NOR de dos entradas
05
74LS04
TTL
NOT, INVERSOR
04
74LS08
TTL
AND de dos entradas
03
74LS32
TTL
OR de dos entradas
03
74LS86
TTL
OR-EXCLUSIVO
03
7401
TTL
NAND de dos entradas O.C.
03
7405
TTL
Hex INVERSOR O.C.
03
7409
TTL
AND de dos entradas O.C.
03
7433
TTL
NOR BUFFER O.C.
03
74125
TTL
BUFFER TRI STATE
03
74126
TTL
BUFFER TRI STATE
02
555
TIMER
PROCEDIMIENTO.
1. Del manual de circuitos integrados, defina lo siguiente:
1
UNI - FIEE
a) Niveles lgicos TTL.

En el estudio de circuitos lgicos existen cuatro especificaciones
lgicas diferentes que son: VIL, VIH, VOL y VOH.
En los circuitos TTL VIL es la tensin de entrada que representa a un
nivel lgico 0 (BAJO) cuyo rango vara desde 0 a 0.8V y VIH es la
tensin de entrada que representa a un nivel lgico 1 (ALTO) con
rango entre 2 y 5V. El rango de valores de 0.8 a 2V determina un
funcionamiento no predecible, por lo tanto estos valores no son
permitidos.
VOL y VOH representan tensiones de salida y sus valores se muestran
en la figura junto con los valores de las tensiones de entrada.
b) Niveles lgicos CMOS.

La tecnologa CMOS es la ms utilizada actualmente en construccin
de circuitos integrados digitales y poseen amplios mrgenes de
tensin de alimentacin (VDD), algunos valores tpicos son +10V y
+5V. En la figura se muestran los niveles lgicos de entrada y salida
para VDD = +5V.
c) Inmunidad al ruido.
La inmunidad de ruido hace referencia a la sensibilidad de un circuito
digital al ruido electromagntico ambiental, se define como la
capacidad para tolerar ciertas variaciones de tensin no deseadas en
sus entradas sin que cambie el estado de salida.
La inmunidad al ruido es una consideracin importante en el diseo
de sistemas que deben trabajar en ambientes ruidosos como
automviles, maquinas, circuitos de control industrial, etc.
d) Margen de ruido.
Para no verse afectados adversamente por el ruido, los CI deben
tener cierta inmunidad al ruido, que se define como la capacidad
2
UNI - FIEE
para tolerar ciertas variaciones de tensin no deseadas en sus

entradas sin que cambie el estado de salida.
Por ejemplo, en el caso de la lgica TTL, supongamos que dos puertas
se conectan de forma que una (A) proporciona una entrada a la otra
(B). Si A est proporcionando un 1 a B con 2.4V (VOH(min)) y por el ruido
esta tensin baja hasta menos de 2V ( VIH(min)), el 1 podra ser
interpretado como un 0. Por tanto, el margen de ruido para el nivel
alto (VNH) es de 0.4V. Es decir:
VNH=VOH(min)-VIH(min).
Idntica situacin ocurre para el nivel bajo. Si un 0 est siendo
representado por 0.4V a la salida de A y debido al ruido esta tensin
pasa a ser ms de 0.8V, el 0 podra ser interpretado como un 1. Por
tanto, el margen de ruido para el nivel bajo (VNL) es de 0.4V. As:
VNL=VIL(max)-VOL(max).
En el caso de CMOS, VNH=1.4V y VNL= 1.4, lo que indica que la familia
CMOS es ms inmune al ruido que la TTL.
e) Disipacin de potencia.
Teniendo presente que los niveles de tensin de entrada y salida de
los circuitos digitales pueden adoptar dos valores perfectamente
definidos (L o H) y la disipacin de potencia para cada uno de estos
dos estados es diferente, la disipacin de potencia en circuitos
digitales se define bajo las condiciones de un ciclo de trabajo del 50
%; es decir, trabajando en un rgimen en que la mitad del tiempo hay
niveles bajos y la otra mitad niveles altos.
Cuanto menor sea el consumo por puerta lgica, para una
determinada tecnologa de fabricacin, mayor ser el nmero de
puertas que se podrn integrar sobre un mismo chip sin superar los
lmites de disipacin del sustrato del mismo. De ah la importancia,
para altas densidades de integracin, de que la disipacin de
potencia sea lo menor posible.
Desde el punto de vista global de un equipo digital, la potencia
disipada es un parmetro importante (que depende del consumo de
cada uno de los elementos que lo constituyen), que deber reducirse
en la medida de lo posible, ya que ello supone minimizar los costos
de refrigeracin, fuente de alimentacin y lneas de distribucin.
En algunas tecnologas apenas existe consumo de energa cuando los
niveles de tensiones no varan, pero s que existe cuando se producen
transiciones de nivel alto a bajo o viceversa. En estos casos es comn
distinguir entre disipacin de potencia en condiciones estticas (sin
transiciones entre niveles) y en condiciones dinmicas (con transicin
de niveles).
3
UNI - FIEE
f) Retardo de propagacin.
Definimos como retardo de propagacin o tiempo de propagacin el
tiempo transcurrido desde que la seal de entrada pasa por un
determinado valor hasta que la salida reacciona a dicho valor. Vamos
a tener dos tiempos de propagacin:
Tplh = Tiempo de paso de nivel alto a bajo: es el tiempo entre un
determinado punto del impulso de entrada y el correspondiente
impulso de salida, cuando la salida cambia de 0 a 1.
Tphl = Tiempo de paso de nivel bajo a alto: es el tiempo entre un
determinado punto del impulso de entrada y el correspondiente
impulso de salida, cuando la salida cambia de 1 a 0.
Como norma se suele emplear el tiempo medio de propagacin o
retardo medio de propagacin, que se calcula como:
Tpd = (Tphl + Tplh)/2
g) Producto velocidad-potencia.
El producto velocidad potencia es el producto del retardo de
propagacin y la disipacin de potencia, Sirve para comprar distintas
series de dispositivos lgicos, se expresa en pJ, cuanto menor sea
este valor mejores caractersticas presentara el dispositivo.
Para compuertas TTL estndar a 100KHz el producto velocidad
potencia es de 90pJ mientras que para CMOS es de 5pJ.
h) Fan in y Fan out.
El Fan in mide el efecto de carga que presenta una entrada a una
salida. Cada entrada de un circuito TTL estndar se comporta como
una fuente de corriente capaz de suministrar 1.8mA. A este valor de
corriente se le denomina un fan in de 1.
El Fan out mide la capacidad de una salida de manejar una o ms
entradas. Cada salida del circuito estndar TTL se comporta como un
disipador de corriente capaz de aceptar hasta 18mA, es decir,
manejar hasta 10 entradas TTL estndares. Por tanto, el fan out de
una salida TTL es 10.
2. Obtener la curva de transferencia de la puerta NAND a partir del
C.I. 74LS00.
UNI - FIEE

V1
5V
R1
U1A
5k
50%
Key=A
74LS00D
V1
V2
3. Utilizando el manual de C.I. TTL, verificar en el laboratorio la

lgica de funcionamiento de los siguientes C.I. verificando su
tabla de funcionamiento:
74LS00 NAND de dos entradas

X5
J2
U6A
V2
12 V
2.5 V
R3
220
74LS00D
LED3
01
02
03
1
5
UNI - FIEE

04
74LS02 NOR de dos entradas

X5
J2
U6A
V2
12 V
2.5 V
R3
220
74LS02D
LED3
01
02
03
04
74LS04 NOT
X5
J2
U6A
V2
12 V
R3
2.5 V
220
74LS04D
LED3
01
02
UNI - FIEE

74LS08 AND de dos entradas
X5
J2
U6A
V2
12 V
2.5 V
R3
220
74LS08D
LED3
01
02
03
04
74LS32 OR de dos entradas

X5
J2
U6A
V2
12 V
2.5 V
R3
74LS32D
220
LED3
01
02
03
04
74LS86 OR-EXCLUSIVO
UNI - FIEE

X5
J2
U6A
V2
12 V
2.5 V
R3
74LS86D
220
LED3
01
02
03
04
4. Implementar en el laboratorio el circuito lgico mostrado y

haciendo uso de una tabla de combinaciones hallar el valor de
f(w,x,y,z). Verificar los valores tericos con los obtenidos en el
laboratorio. Considere la entrada w la ms significativa.
Tabla de verdad
W
0
0
0
0
X
0
0
0
0
Y
0
0
1
1
Z
0
1
0
1
SALIDA
1
0
1
0
8

0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
UNI - FIEE
1
0
1
0
0
0
0
1
0
1
0
1
La funcin requerida ser:
S= w
x+ xz + w
z
5. Obtener la curva de transferencia de la puerta mostrada en el

osciloscopio.
UNI - FIEE
6. Implementar en el laboratorio el circuito lgico mostrado en la

figura, llenar una tabla de combinaciones, y determinar S y C.
Contrastar los valores tericos y prcticos.
Salida C
Salida S
Ecuaciones lgicas:
Salida C:
A . ( B C ) + B .C
Salida S:
A (B C)
10
UNI - FIEE

Tabla lgica:
7. Determine la funcin Booleana de salida en el circuito mostrado,

indicando la tabla de combinaciones, Verificar en el laboratorio
su funcionamiento, donde X es la entrada ms significativa,
siguiendo A, B, C en ese orden. Determinar los valores de S y C V.
A
La
tabla de verdad es:

X
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
C
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
S2
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
C2
0
0
0
1
0
1
1
1
0
1
1
1
0
0
0
11
UNI - FIEE

1
Obtenemos las siguientes funciones:
C)
S 2= A( B C)+ A(B
C 2=BC+(BC)( X A)
12

Informe Previo Final 1

Cargado por

Copyright:

Formatos disponibles

Informe Previo Final 1

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Previo Final 1

Cargado por

Copyright:

Formatos disponibles

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

HOJA DE DATOS DE FABRICANTES, LGEBRA DE BOOLE

Fuente de alimentacin regulada variables +5 VDC.

NAND de dos entradas

NOR de dos entradas

AND de dos entradas

NAND de dos entradas O.C.

Hex INVERSOR O.C.

AND de dos entradas O.C.

NOR BUFFER O.C.

BUFFER TRI STATE

BUFFER TRI STATE

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

a) Niveles lgicos TTL.

b) Niveles lgicos CMOS.

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

para tolerar ciertas variaciones de tensin no deseadas en sus

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

3. Utilizando el manual de C.I. TTL, verificar en el laboratorio la

74LS00 NAND de dos entradas

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

74LS02 NOR de dos entradas

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

74LS32 OR de dos entradas

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

4. Implementar en el laboratorio el circuito lgico mostrado y

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

La funcin requerida ser:

5. Obtener la curva de transferencia de la puerta mostrada en el

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

6. Implementar en el laboratorio el circuito lgico mostrado en la

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

7. Determine la funcin Booleana de salida en el circuito mostrado,

tabla de verdad es:

EE635N SISTEMAS DIGITALES IPRIMER LABORATORIO

Obtenemos las siguientes funciones:

También podría gustarte