Suma BCD
Suma BCD
Suma BCD
CHIMBORAZO
FACULTAD DE INFORMTICA Y
ELECTRNICA
ESCUELA DE INGENIERA EN ELECTRNICA
TELECOMUNICACIONES Y REDES
APROBADO
TEMA: Disee un circuito que permita sumar dos dgitos BCD (salidas y
entradas se desplegaran display 7 segmentos) con el menor nmero de
compuertas.
1.- OBJETIVOS:
GENERAL
ESPECIFICO
2.- METODOLOGA
Utilizamos el tipo de metodologa inductiva ya que analizamos un caso particular que es el
funcionamiento de nuestro circuito, posteriormente obtuvimos resultados que fueron
tomados para extraer conclusiones de carcter general, a partir de las diferentes
observaciones sistemticas realizamos las debidas recomendaciones. Adems,
empleamos la observacin y la experimentacin para lograr llegar a una generalidad de
hechos que se repiten una y otra vez.
3.- EQUIPOS Y MATERIALES REQUERIDOS
1.
2.
3.
4.
5.
6.
7.
Protoboard
Cable Utp
Cortadora y Peladora
Pinzas
Fuente
Display de 7 segmentos
Resistencias
COSTE DE IMPLEMENTACIN:
8. Dip switch
9. Compuertas TTL 7483,
7408,
7404, 7432.
10.Decodificadores 7447
6.-PROCEDIMIENTO
Mediante el uso de la compuerta 7483, la cual suma dos nmeros de 4 bits en
binario, logramos la realizacin de nuestro circuito, las salidas S1, S2, S3, S4 y
C4 las tomamos como entradas y realizamos el diseo para los dos displays
que nos vamos a mostrar, el uno va desde el 0 al 9 y el otro del 0 al 1,
posteriormente las salidas las ingresamos en un decodificador 7447 y
finalmente a los nodos comunes (displays de 7 segmentos) a continuacin
mostramos la tabla para la codificacin de los dos displays adems de
diagrama de la compuerta principal 7483
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
C
4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
Salidas
S S
4 3
0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
1 0
1 0
1 1
1 1
1 1
1 1
0 0
0 0
0 0
7483
S2 S1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Display 1
A B C D
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Display 2
A B C D
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
0 0 0 1
6.- CONCLUSIONES
7.- RECOMENDACIONES
8.-BIBLIOGRAFA
ANEXOS
Anexo 1.- Implementacin final de nuestro circuito.
RESPONSABLES
__________________________
_________________________
_________________________