DISEO DIGITAL

1


CONTENIDO DE LA MATERIA

INTRODUCCION A LA MATERIA DE DISEO DIGITAL:...................................................... 3
DESCRIPCIN GENERAL DEL CONTENIDO DE LA MATERIA: ................................. 3
OBJETIVO GENERAL DEL CURSO: ............................................................................... 3

UNIDAD 1
FUNDAMENTOS DE LOS SISTEMAS DIGITALES. ........................................................ 4
COMPUERTAS LOGICAS ................................................................................................. 5
TIPOS DE COMPUERTAS MAYORMENTE CONOCIDAS. ............................................ 7
FAMILIAS LOGICAS. ........................................................................................................ 9
DESARROLLO Y ESTRUCTURA BASICA DE LOS PLDS ......................................... 12
ALGEBRA BOOLEANA .................................................................................................. 16
POSTULADOS Y TEOREMAS BOOLEANOS ............................................................... 19
OBSERVACIONES Y/O CONCLUSIONES: ................................................................... 22
BIBLIOGRAFA ................................................................................................................ 23

UNIDAD 2
FORMA CANNICA ........................................................................................................ 24
MINITERMINOS Y MAXITERMINOS ................................................................................. 24
IMPLEMENTACIN DE COMPUERTAS NAND Y NOR ........................................................ 24
DIFERENTES FORMAS DE LAS FUNCINES BOOLEANAS ............................................ 27
MINIMIZACIN DE FUNCIONES BOOLEANAS ........................................................... 31
MINIMIZACION POR MAPAS DE KARNAUGH ............................................................. 33
IMPLEMENTACION DE CIRCUITOS COMBINACIONALES CON SSI ........................ 35
ANLISIS DE SISTEMAS COMBINACIONALES .......................................................... 36
SUMADORES RESTADORES ........................................................................................ 37
CODIFICADORES ............................................................................................................ 38
DECODIFICADORES ....................................................................................................... 41
DETECTORES/GENERADORES DE PARIDAD ............................................................ 43
DISEO DIGITAL

2

MULTIPLEXORES Y DEMULTIPLEXORES .................................................................. 44
COMPARADORES .......................................................................................................... 47
SUMADORES ................................................................................................................... 48
PROGRAMACIN VHDL ................................................................................................ 54
OBSERVACIONES Y/O CONCLUSIONES: ................................................................... 55
BIBLIOGRAFA ................................................................................................................ 56

UNIDAD 3
SISTEMAS SECUENCIALES SNCRONOS ................................................................... 57
FLIP-FLOP NAND ............................................................................................................ 58
FLIP-FLOP CON COMPUERTAS NOR (SET-RESET) .................................................. 59
FLIP FLOP S-R, J-K, Y D ................................................................................................ 60
DISEO DE CIRCUITOS SECUENCIALES SNCRONOS. ........................................... 65
CONTADORES SNCRONOS ......................................................................................... 65
OBSERVACIONES Y/O CONCLUSIONES: ................................................................... 66
BIBLIOGRAFA ................................................................................................................ 67


DISEO DIGITAL

3

INTRODUCCION A LA MATERIA DE DISEO DIGITAL:

El estudio de los circuitos digitales establece el puente entre la electrnica y la
arquitectura de computadoras. Adems, dichos circuitos constituyen una disciplina
tcnica independiente, con aplicaciones en las tecnologas de la informacin, la
meca trnica, las tecnologas de comunicacin y de control entre otras. Por otra
parte, un sistema electrnico digital tiende a eliminar la frontera entre la parte
material (el hardware) y la parte lgica (el software) a travs de la implementacin
de algoritmos en circuitos integrados (proceso de sntesis) para la ejecucin de
una infinidad de tareas en la diversidad de la actividad humana.

Adems de lo anterior, esta asignatura es de suma importancia ya que
establecer las bases para el anlisis y el diseo de circuitos digitales
proporcionndole al alumno las herramientas necesarias para su profesin. Con
esta asignatura se pretende involucrar al alumno para que desarrolle proyectos
finales con los cuales puedan participar tanto en concursos de creatividad, como
en los de emprendedores. Dndole as, la experiencia y la visin necesarias para
un desarrollo ms integral dentro de sus estudios.

DESCRIPCIN GENERAL DEL CONTENIDO DE LA
MATERIA:

El programa presenta en forma gradual los temas inherentes al diseo de los
circuitos lgicos desde las ideas claves fundamentadas en teoremas y postulados
de matemticas discretas hasta la ejecucin material y prctica de los algoritmos
de codificacin de la informacin lgica a travs circuitos integrados utilizando en
todo el proceso las herramientas computacionales; para el desarrollo de todo lo
anterior se muestra la tecnologa de los circuitos digitales bsicos, los dispositivos
lgicos programables y los fundamentos del lenguaje de descripcin de hardware.

OBJETIVO GENERAL DEL CURSO:

Conocer, comprender, analizar, disear y simular circuitos digitales bsicos
como circuitos lgicos combinacionales, y secuenciales de tipo sncrono,
que son base de muchos sistemas digitales utilizando algn lenguaje
descriptivo de programacin como HDL, Verilog, VHDL, u otros.

Construir prototipos con las bases de diseo digital e ir fomentando su
capacidad creativa y emprendedora.


DISEO DIGITAL

4

UNIDAD 1 - ALGEBRA BOOLEANA, COMPUERTAS
Y FAMILIAS LOGICAS.

FUNDAMENTOS DE LOS SISTEMAS DIGITALES.
Un sistema digital es un conjunto de dispositivos destinados a la generacin,
transmisin, manejo, procesamiento o almacenamiento de seales digitales.
Tambin, y a diferencia de un sistema analgico, un sistema digital es una
combinacin de dispositivos diseados para manipular cantidades fsicas o
informacin que estn representadas en forma digital; es decir, que slo puedan
tomar valores discretos.
Para el anlisis y la sntesis de sistemas digitales binarios se utiliza como
herramienta el lgebra de Boole.
SISTEMAS DIGITALES COMBINACIONALES: Aquellos cuyas salidas solo
dependen del estado de sus entradas en un momento dado. Por lo tanto, no
necesitan mdulos de memoria, ya que las salidas no dependen de los
estados previos de las entradas.
SISTEMAS DIGITALES SECUENCIALES: Aquellos cuyas salidas
dependen adems del estado de sus entradas en un momento dado, de
estados previos. Esta clase de sistemas necesitan elementos de memoria
que recojan la informacin de la 'historia pasada' del sistema.
Para la implementacin de los circuitos digitales, se utilizan compuertas lgicas
(AND, OR y NOT), construidas generalmente a partir de transistores. Estas
compuertas siguen el comportamiento de algunas funciones booleanas.
Segn el propsito de los sistemas digitales, se clasifican en:
a) sistemas de propsitos especiales
b) sistemas de propsitos generales. Estos ltimos permiten el cambio de su
comportamiento mediante la programacin de algoritmos de soluciones de
problemas especficos.




DISEO DIGITAL

5

COMPUERTAS LOGICAS
Una puerta lgica, o compuerta lgica, es un dispositivo electrnico con una
funcin booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen
segn sus propiedades lgicas. Se pueden aplicar a tecnologa electrnica,
elctrica, mecnica, hidrulica y neumtica. Son circuitos de conmutacin
integrados en un chip. Una compuerta lgica es un dispositivo que nos permite
obtener resultados, dependiendo de los valores de las seales que le ingresemos.
Es necesario aclarar entonces que las compuertas lgicas se comunican entre s
(incluidos los microprocesadores), usando el sistema BINARIO. Este consta de
solo 2 indicadores 0 y 1 llamados BIT dado que en electrnica solo hay 2 valores
equivalentes 0=0volt 1=5volt (conectado-desconectado). Es decir que cuando
conectamos una compuerta a el negativo equivale a introducir un cero (0) y por el
contrario si derivamos la entrada a 5v le estamos enviando un uno (1). Ahora para
comprender como se comporta cada compuerta se debe ver su TABLA DE
VERDAD. Esta nos muestra todas las combinaciones lgicas posibles y su
resultado.
Claude El Wood Shannon experimentaba con rels o interruptores
electromagnticos para conseguir las condiciones de cada compuerta lgica, por
ejemplo, para la funcin booleana Y (AND) colocaba interruptores en circuito serie,
ya que con uno solo de stos que tuviera la condicin abierto, la salida de la
compuerta Y sera = 0, mientras que para la implementacin de una compuerta O
(OR), la conexin de los interruptores tiene una configuracin en circuito paralelo.
La tecnologa microelectrnica actual permite la elevada integracin de
transistores actuando como conmutadores en redes lgicas dentro de un pequeo
circuito integrado. El chip de la CPU es una de las mximas expresiones de este
avance tecnolgico.











DISEO DIGITAL

6

Las compuertas lgicas son dispositivos que operan con aquellos estados lgicos
mencionados en lo anterior y funcionan igual que una calculadora, de un lado
ingresas los datos, sta realiza una operacin, y finalmente, te muestra el
resultado.

Cada una de las compuertas lgicas se las representa mediante un Smbolo, y la
operacin que realiza (Operacin lgica) se corresponde con una tabla, llamada
Tabla de Verdad, veamos la primera.
LGICA POSITIVA
En esta notacin al 1 lgico le corresponde el nivel ms alto de tensin y al 0
lgico el nivel ms bajo, pero que ocurre cuando la seal no est bien definida.
Entonces habr que conocer cules son los lmites para cada tipo de seal
(conocido como tensin de histresis), en este grfico se puede ver con mayor
claridad cada estado lgico y su nivel de tensin.

LGICA NEGATIVA
Aqu ocurre todo lo contrario, es decir, se representa al estado "1" con los niveles
ms bajos de tensin y al "0" con los niveles ms altos.

Por lo general se suele trabajar con lgica positiva, la forma ms sencilla de
representar estos estados es como se puede ver en el siguiente grfico.



DISEO DIGITAL

7

TIPOS DE COMPUERTAS MAYORMENTE CONOCIDAS.
COMPUERTA AND:
Cada compuerta tiene dos variables de entrada designadas por A y B y una salida
binaria designada por x. La compuerta AND produce la multiplicacin lgica AND:
esto es: la salida es 1 si la entrada A y la entrada B estn ambas en el binario 1:
de otra manera, la salida es 0. Estas condiciones tambin son especificadas en la
tabla de verdad para la compuerta AND. La tabla muestra que la salida x es 1
solamente cuando ambas entradas A y B estn en 1. El smbolo de operacin
algebraico de la funcin AND es el mismo que el smbolo de la multiplicacin de la
aritmtica ordinaria (*). Las compuertas AND pueden tener ms de dos entradas y
por definicin, la salida es 1 si todas las entradas son 1.



COMPUERTA OR:
La compuerta OR produce la funcin sumadora, esto es, la salida es 1 si la
entrada A o la entrada B o ambas entradas son 1; de otra manera, la salida es 0.
El smbolo algebraico de la funcin OR (+), es igual a la operacin de aritmtica de
suma. Las compuertas OR pueden tener ms de dos entradas y por definicin la
salida es 1 si cualquier entrada es 1.

COMPUERTA NOT:
El circuito NOT es un inversor que invierte el nivel lgico de una seal binaria.
Produce el NOT, o funcin complementaria. El smbolo algebraico utilizado para el
complemento es una barra sobra el smbolo de la variable binaria.
Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al
valor 1 y viceversa. El crculo pequeo en la salida de un smbolo grfico de un
inversor designa un inversor lgico. Es decir cambia los valores binarios 1 a 0 y
viceversa.

DISEO DIGITAL

8



COMPUERTA NAND:
Es el complemento de la funcin AND, como se indica por el smbolo grfico, que
consiste en una compuerta AND seguida por un pequeo crculo (quiere decir que
invierte la seal). La designacin NAND se deriva de la abreviacin NOT - AND.
Una designacin ms adecuada habra sido AND invertido puesto que es la
funcin AND la que se ha invertido. Las compuertas NAND pueden tener ms de
dos entradas, y la salida es siempre el complemento de la funcin AND.

COMPUERTA NOR:
La compuerta NOR es el complemento de la compuerta OR y utiliza el smbolo de
la compuerta OR seguido de un crculo pequeo (quiere decir que invierte la
seal). Las compuertas NOR pueden tener ms de dos entradas, y la salida es
siempre el complemento de la funcin OR.

COMPUERTA BUFFERS:
Un smbolo tringulo por s mismo designa un circuito separador, el cual no
produce ninguna funcin lgica particular puesto que el valor binario de la salida
es el mismo de la entrada. Este circuito se utiliza simplemente para amplificacin
de la seal. Por ejemplo, un separador que utiliza 5 volt para el binario 1, producir
una salida de 5 volt cuando la entrada es 5 volt. Sin embargo, la corriente
producida a la salida es muy superior a la corriente suministrada a la entrada de la
misma.
De sta manera, un separador puede excitar muchas otras compuertas que
DISEO DIGITAL

9

requieren una cantidad mayor de corriente que de otra manera no se encontrara
en la pequea cantidad de corriente aplicada a la entrada del separador.


FAMILIAS LOGICAS.

Una familia lgica es un conjunto de circuitos integrados que implementan
distintas operaciones lgicas compartiendo la tecnologa de fabricacin y en
consecuencia, presentan caractersticas similares en sus entradas, salidas y
circuitos internos. La similitud de estas caractersticas facilita la implementacin de
funciones lgicas complejas al permitir la directa interconexin entre los chips
pertenecientes a una misma familia.
Teniendo en cuenta el tipo de transistores utilizados como elemento de
conmutacin, las familias lgicas pueden dividirse en dos grandes grupos: las que
utilizan transistores bipolares y las que emplean transistores MOS. La primera
familia lgica en aparecer en el mercado, a principios de la dcada del 60, fue
implementada con lgica de transistores bipolares acoplados por emisor (ECL,
Emitter Coupled Logic). A fin de desarrollar circuitos de alta velocidad los
transistores conducen en zona activa y de esta manera se minimiza el tiempo de
conmutacin entre conduccin y corte. Casi inmediatamente aparecieron otras
familias lgicas basadas en transistores bipolares conmutando entre corte y
saturacin a fin de reproducir dentro de un chip los circuitos que hasta ese
momento se realizaban utilizando componentes discretos. La primera de estas
familias fue implementada con resistencias y transistores bipolares y se la
identifica como lgica RTL (Resistor Transistor Logic). La integracin de
resistencias demanda gran cantidad de rea de silicio, reduciendo la cantidad de
compuertas que se podan incluir dentro de un mismo chip. Para mejorar el
aprovechamiento del rea algunas resistencias de los circuitos comenzaron a ser
reemplazadas por diodos, principalmente en las etapas de entrada, dando lugar a
la aparicin de la lgica de diodos y transistores identificada como DTL (Diode
Transistor Logic). Finalmente, los transistores multiemisor reemplazaron los diodos
y se lleg a una topologa circuital que dio lugar a una familia lgica basada
fundamentalmente en transistores bipolares y una mnima cantidad de
resistencias. Esta familia, denominada lgica TTL (Transistor Logic), se populariz
rpidamente y mantiene, an en la actualidad, su vigencia. Con el correr del
tiempo la familia TTL se convirti en un conjunto de familias lgicas que si bien
entre s difieren en velocidad, consumo de energa y costo, mantienen
caractersticas de entrada y salida compatibles de manera que en un sistema
digital pueden mezclarse componentes de distintas familias TTL.
DISEO DIGITAL

10

Los principales inconvenientes de los circuitos con transistores bipolares son el
alto consumo y, como consecuencia, la baja escala de integracin admisible
(cantidad de dispositivos posibles de integrar en un mismo chip) que se relaciona
directamente con una baja complejidad del circuito. Como alternativa para
soslayar estos inconvenientes y facilitar el aumento del nivel de integracin
surgieron las familias basadas en transistores de efecto de campo de compuerta
aislada (MOS, metal oxide semiconductor) de enriquecimiento. En esta tecnologa,
los circuitos lgicos pueden ser implementados ntegramente con transistores
MOS evitando la presencia de resistencias, en consecuencia, para implementar
una funcin lgica dada se ocupa menor rea de silicio con un proceso de
fabricacin ms simple. Adems del hecho que, dado que los transistores MOS
son controlados por tensin y no permiten la circulacin de corriente en sus
entradas, requieren menos potencia para su funcionamiento facilitando el aumento
de la escala de integracin. Teniendo en cuenta que los transistores MOS
tienen un nico tipo de portadores, y en el caso de los transistores con canal tipo
N (NMOS) los portadores son electrones que tienen una movilidad
considerablemente mayor que la de los huecos responsables de la conduccin en
los de canal P (PMOS), las primeras familias lgicas de transistores MOS se
basaban en transistores de canal tipo N, siendo conocida como familia NMOS.
A fines de los setenta surgieron procesos tecnolgicos que permitan integrar
transistores canal N y canal P simultneamente en una misma pastilla. De esta
manera surge la tecnologa de transistores MOS complementarios (CMOS,
complementary MOS). El conjunto de familias CMOS posee ventajas indudables
sobre la TTL, y an sobre la misma NMOS; sobre todo en cuanto al mnimo
consumo de potencia haciendo que rpidamente se estableciera como el estndar
dando lugar a un aumento vertiginoso de la escala de integracin hasta llegar a
poner cientos de millones de transistores en un mismo chip. Las familias TTL no
han experimentado cambios importantes en los ltimos aos, mientras que la
permanente evolucin de la tecnologa CMOS puso a disposicin familias CMOS
capaces de reemplazar en forma directa los integrados TTL incluso con mejor
rendimiento. Las familias TTL siguen estando presentes en el mercado si bien a
partir de mediados de los ochenta los circuitos CMOS fueron ganando
rpidamente el primer lugar en preferencias. El importante y permanente
desarrollo de la tecnologa CMOS llev a la aparicin de circuitos con cada vez
mayor velocidad de respuesta y nivel de complejidad, imponindose como la
preferida en el diseo de microprocesadores y micro controladores.







DISEO DIGITAL

11



DISEO DIGITAL

12

DESARROLLO Y ESTRUCTURA BASICA DE LOS PLDS
En electrnica y computacin la Lgica programada es un tipo de diseo
implementado en chips que permite la reconfiguracin de los circuitos con el
simple cambio del software que incorpora, es lo contrario de la lgica cableada. La
lgica programada se basa en dispositivos lgicos programables (PLD), los cuales
tienen una funcin no establecida, al contrario que las puertas lgicas que tienen
una funcin fija en el momento de su fabricacin. Antes de poder utilizar el PLD en
un circuito, este debe ser programado. La lgica programable, como el nombre
implica, es una familia de componentes que contienen conjuntos de elementos
lgicos (AND, OR, NOT, FLIP-FLOP) que pueden configurarse en cualquier
funcin lgica que el usuario desee y que el componente soporte. Hay varias
clases de dispositivos lgicos programables: ASICs, FPGAs, PLAs, PROMs,
PALs, GALs, y PLDs complejos.
QUE SON LOS PLDS?
Las iniciales PLD vienen del ingls Programable Logic Device, que traducido a
nuestro idioma significa Dispositivo Lgico Programable y son circuitos integrados
que ofrecen a los diseadores en un solo chip, un arreglo de compuertas lgicas y
flip-flops, que pueden ser programados por el usuario para implementar funciones
lgicas; y as, una manera ms sencilla de reemplazar varios circuitos integrados
estndares o de funciones fijas
Los PLDs se utilizan en casi todos los nuevos equipos electrnicos de
control, industriales, de consumo, de oficina, de comunicaciones,
Existen en la actualidad infinidad de arquitecturas diferentes de PLDs y su
nmero se incrementa da a da.
ESTRUCTURA DE LOS PLDS
Un dispositivo programable por el usuario es aquel que contiene una arquitectura
general pre-definida en la que el usuario puede programar el diseo final del
dispositivo empleando un conjunto de herramientas de desarrollo. Las
arquitecturas generales pueden variar pero normalmente consisten en una o ms
matrices de puertas AND y OR para implementar funciones lgicas. Muchos
dispositivos tambin contienen combinaciones de flip-flops que pueden usarse
como elementos de almacenaje para entrada y salida de un dispositivo. Los
dispositivos ms complejos contienen macro clulas. Las macro clulas permiten
al usuario configurar el tipo de entradas y salidas necesarias en el diseo
Un PLD tpico est compuesto de arreglos de compuertas lgicas, uno de ellos a
base de compuertas AND al que se le denomina Plano AND y el otro de
compuertas OR, denominado Plano OR; estos pueden ser programables y
DISEO DIGITAL

13

dependiendo del plano o los planos que lo sean, ser la clasificacin que reciba el
PLD.







USOS.
La flexibilidad y programabilidad de los PLDs hacen que su diseo con ellos sea
mucho ms rpido que disear con lgica discreta. Esto es, se puede utilizar el
PLD para implementar la mayora de las funciones hechas con los cientos de
dispositivos de la familia lgica "7400". Tambin cabe recalcar que toman menos
espacio sobre el circuito impreso que con los dispositivos discretos.
Una vez tomada la decisin de cambiar de lgica discreta a los PLDs. Hay que
escoger PLD's que sean compatibles con los otros dispositivos que se estn
utilizando. Hay que tomar en consideracin la potencia que se requiere, ya que
vara la potencia necesaria de un PLD a otro y otro factor importante es su
estabilidad.
TIPOS DE PLDS


ROM: Mask Read-Only Memory (Memoria de
Mscara Programable de Solo Lectura). En un
circuito combi nacional que genera 2 a la n mini
trminos de n variables en su plano AND. A pesar
de tener solo 2 niveles cuando tiene muchas
entradas y salidas tienden a ser lentas las
comparaciones con los circuitos lgicos.




PROM: Programmable Read-Only Memory

DISEO DIGITAL

14

(Memoria Programable de Solo Lectura),
Dispositivo el cual es programado por el usuario y
no borrable o reprogramable.


EPROM: Erasable Programmable Read-Only
Memory (Memoria Programable y Borrable de Solo
Lectura); este tipo de Memorias se borran
Mediante Luz ultravioleta; con la ventaja de que
puede ser programada por el usuario.



EEPROM: Electrically Erasable Programmable
Read-Only Memory (Memoria Programable y
Borrable Elctricamente de Solo Lectura); al igual
que EPROM puede ser programada por el usuario.



PAL: Programmable Array Logic (Lgica en un
Arreglo Programable), la arquitectura de ste
PLD est compuesta por AND programable y
el OR fijo. Este dispositivo es el intermedio entre
una PROM y un PLA.



PLA: Programmable Logic Array ( Arreglo Lgico
Programable ), este tipo de dispositivos resuelve el
problema de las PROM; debido a que, tiene tanto
la matriz AND como la matriz OR programables.
De forma que solo se seleccionan los productos de
trminos necesarios para las diferentes
aplicaciones.





DISEO DIGITAL

15


DISEO DIGITAL

16

Los PLD se dividen en dos clases:
1. PLDs combinatorios.
Constituidos por arreglos de compuertas AND OR. El usuario define las
interconexiones y en esto consiste la programacin.
2. PLDs secuenciales.
Adems de los arreglos de compuertas, incluyen flip flops para programar
funciones secuenciales como contadores y mquinas de estado
Los PLDs representan menor costo para los fabricantes.
Pueden reemplazar funciones de otros dispositivos lgicos.
Reduccin de espacio en las tarjetas de circuito impreso.
Simplificacin del alambrado entre unos chips y otros.
Disminucin en los requerimientos de potencia ( por consiguiente menor
consumo de energa )
Realizacin de aplicaciones especiales no encontradas en circuitos
integrados de funciones fijas.
Puede reflejarse menor costo para el usuario al ver las ventajas de tener
menor cantidad de circuitos integrados.

ALGEBRA BOOLEANA

Las lgebras booleanas, estudiadas por primera vez en detalle por George Boole ,
constituyen un rea de las matemticas que ha pasado a ocupar un lugar
prominente con el advenimiento de la computadora digital. Son usadas
ampliamente en el diseo de circuitos de distribucin y computadoras, y sus
aplicaciones van en aumento en muchas otras reas. En el nivel de lgica digital
de una computadora, lo que comnmente se llama hardware, y que est formado
por los componentes electrnicos de la mquina, se trabaja con diferencias de
tensin, las cuales generan funciones que son calculadas por los circuitos que
forman el nivel. stas funciones, en la etapa de disea del hardware, son
interpretadas como funciones de Boole En el presente trabajo se intenta dar una
definicin de lo que es un lgebra de boole; se tratan las funciones booleanas,
haciendo una correlacin con las frmulas proposicionales. Asimismo, se plantean
dos formas cannicas de las funciones booleanas, que son tiles para varios
propsitos, tales como el de determinar si dos expresiones representan o no la
misma funcin.
DISEO DIGITAL

17


DISEO DIGITAL

18

El lgebra booleana es un sistema matemtico deductivo centrado en los valores
cero y uno (falso y verdadero). Un operador binario " " definido en ste juego de
valores acepta un par de entradas y produce un solo valor booleano, por ejemplo,
el operador booleano AND acepta dos entradas booleanas y produce una sola
salida booleana.
Para cualquier sistema algebraico existen una serie de postulados iniciales, de
aqu se pueden deducir reglas adicionales, teoremas y otras propiedades del
sistema, el lgebra booleana a menudo emplea los siguientes postulados:
Cerrado. El sistema booleano se considera cerrado con respecto a un
operador binario si para cada par de valores booleanos se produce un solo
resultado booleano.
Conmutativo. Se dice que un operador binario " " es conmutativo si A B =
B A para todos los posibles valores de A y B.
Asociativo. Se dice que un operador binario " " es asociativo si (A B) C
= A (B C) para todos los valores booleanos A, B, y C.
Distributivo. Dos operadores binarios " " y " % " son distributivos si A (B
% C) = (A B) % (A C) para todos los valores booleanos A, B, y C.
Identidad. Un valor booleano I se dice que es un elemento de identidad con
respecto a un operador binario " " si A I = A.
Inverso. Un valor booleano I es un elemento inverso con respecto a un
operador booleano " " si A I = B, y B es diferente de A, es decir, B es el
valor opuesto de A.
La relacin que existe entre la lgica booleana y los sistemas de cmputo
es fuerte, de hecho se da una relacin uno a uno entre las funciones
booleanas y los circuitos electrnicos de compuertas digitales. Para cada
funcin booleana es posible disear un circuito electrnico y viceversa,
como las funciones booleanas solo requieren de los operadores AND, OR y
NOT podemos construir nuestros circuitos utilizando exclusivamente stos
operadores utilizando las compuertas lgicas homnimas. Un hecho
interesante es que es posible implementar cualquier circuito electrnico
utilizando una sola compuerta, sta es la compuerta NAND, Para probar
que podemos construir cualquier funcin booleana utilizando slo
compuertas NAND, necesitamos demostrar cmo construir un inversor
(NOT), una compuerta AND y una compuerta OR a partir de una compuerta
NAND, ya que como se dijo, es posible implementar cualquier funcin
booleana utilizando slo los operadores booleanos AND, OR y NOT. Para
construir un inversor simplemente conectamos juntas las dos entradas de
una compuerta NAND. Una vez que tenemos un inversor, construir una
compuerta AND es fcil, slo invertimos la salida de una compuerta NAND,
despus de todo, NOT (NOT (A AND B)) es equivalente a A AND B. Por
supuesto, se requieren dos compuertas NAND para construir una sola
compuerta AND, nadie ha dicho que los circuitos implementados slo
utilizando compuertas NAND sean lo ptimo, solo se ha dicho que es
DISEO DIGITAL

19

posible hacerlo. La otra compuerta que necesitamos sintetizar es la
compuerta lgica OR, esto es sencillo si
Utilizamos los teoremas de De Morgan, que en sntesis se logra en tres
pasos, primero se reemplazan todos los "" por "+" despus se invierte
cada literal y por ltimo se niega la totalidad de la expresin:
A OR BA AND B.......................Primer paso para aplicar el teorema de
DeMorganA' AND B'.....................Segundo paso para aplicar el teorema de
DeMorgan(A' AND B')'..................Tercer paso para aplicar el teorema de
DeMorgan(A' AND B')' = A' NAND B'.....Definicin de OR utilizando NAND
Si se tiene la necesidad de construir diferentes compuertas de la manera
descrita, bien hay dos buenas razones, la primera es que las compuertas
NAND son las ms econmicas y en segundo lugar es preferible construir
circuitos complejos utilizando los mismos bloques bsicos. Observe que es
posible construir cualquier circuito lgico utilizando slo compuertas de tipo
NOR (NOR = NOT(A OR B)). La correspondencia entre la lgica NAND y la
NOR es ortogonal entre la correspondencia de sus formas cannicas.
Mientras que la lgica NOR es til en muchos circuitos, la mayora de los
diseadores utilizan lgica NAND.
POSTULADOS Y TEOREMAS BOOLEANOS

LOS TEOREMAS BSICOS DEL ALGEBRA BOOLEANA
TEOREMA 1 Ley Distributiva (B+C) = AB+AC
A B C B+C AB AC AB+AC A (B+C)
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 0 1 1 1
1 1 0 1 1 0 1 1
1 1 1 1 1 1 1 1
TEOREMA 2
A+A = A
AA = A
DISEO DIGITAL

20

A A A+A
0 0 0
1 1 1
A A AA

0 0 0

1 1 1

TEOREMA 3
Redundancia
A+AB = A
A B AB X
0 0 0 0
0 1 0 0
1 0 0 1
1 1 1 1
A (A+B) = A
A B A+B X
0 0 0 0
0 1 1 0
1 0 1 0
1 1 1 1
TEOREMA 4
0+A = A
Equivalente a una compuerta OR con una de sus terminales conectada a tierra
A B=0 X
0 0 0
1 0 1
1A = A
Equivalente a una compuerta AND con una de sus terminales conectada a 1
DISEO DIGITAL

21

A B=1 X
0 1 0
1 1 1
1+A = 1
A B=1 X
0 1 1
1 1 1
0A = 0
A B=0 X
0 0 0
1 0 0














DISEO DIGITAL

22

OBSERVACIONES Y/O CONCLUSIONES:

JAIME DOMINGUEZ BALDERAS 12/430/142
En la unidad 1 ms que nada nos enfocamos a estudiar los diferentes tipos de
compuertas que o por lo menos las ms conocidas, como lo son las And, Nand,
Or, Nor, buffer, Not, ya que estas son de vital importancia en la electrnica digital,
analizamos como actuaban las tablas de verdad de cada compuerta.
Un compaero expuso acerca de las familias lgicas, como lo son la TTL y la
familia Cmos.
Tambin estuvimos realizando muchos problemas de conversin de nmeros
binarios a decimal, de binario a octal, y viceversa, esto tambin es algo importante
en la electrnica digital.

EVERARDO RAMOS ZAVALA 12/430/155
En la unidad 1 estuvimos viendo algunos temas como por ejemplo:
En la exposicin que hubo nos ensenaron todos los diferentes tipos de
compuertas que ah, tambin estuvimos viendo algo acerca de los Plds, los cuales
son sistemas lgicos programables y en la clase estuvimos realizando muchos
ejercicios de conversin de binario a decimal.

JOSE EDUARDO DE LA GARZA 11/430/070
En esta unidad nosotros pudimos observar cmo funcionan las compuertas
lgicas, es decir cmo se comportan, tambin las diferentes combinaciones que
podemos formar. Esta unidad estuvo muy interesante ya que hasta una prctica
realizamos que nos sirvi para aclarar algunas dudad que pudiramos tener de la
unidad.





DISEO DIGITAL

23


BIBLIOGRAFA

LIBROS
DISEO DIGITAL
AUTORES: M. Morris Mano, Gonzalo Duchn Snchez

DISEO DIGITAL UNA PERSPECTIVA
AUTORES: Ramn Alcubilla Gonzales.
Joan Pons Nin.
Daniel Bardes.

PAGINAS DE INTERNET

http://www.monografias.com/trabajos71/compuertas-logicas/compuertas-
logicas.shtml
http://www.profesormolina.com.ar/electronica/componentes/int/comp_log.htm
http://www.slideshare.net/darhagen/compuertas-logicas
http://es.wikipedia.org/wiki/%C3%81lgebra_de_Boole
http://www.monografias.com/trabajos14/algebra-booleana/algebra-booleana.shtml
http://matematicasparacomputadora.weebly.com/unidad-4---algebra-booleana.html






DISEO DIGITAL

24


UNIDAD 2 LOGICO COMBINACIONAL

FORMA CANNICA
Una Funcin lgica, que est compuesta por operador lgico, puede ser
expresada en forma cannica usando los conceptos de mini trmino y maxi
trmino. Todas las funciones lgicas son expresables en forma cannica, tanto
como una suma de mini trmino como producto de maxi trmino. Esto permite un
mejor anlisis para la simplificacin de dichas funciones.
MINITERMINOS Y MAXITERMINOS

MINITRMINO
Para una funcin booleana de n variables x1,...xn, un producto booleano en el que
cada una de las n variables aparece una sola vez (negada o sin negar) es llamado
mini trmino. Es decir, un mini trmino es una expresin lgica de n variables
consistente nicamente en el operador conjuncin lgica (AND) y el operador
complemento o negacin (NOT). Por ejemplo, abc, ab'c y abc' son ejemplos de
mini trminos para una funcin booleana con las tres variables a, b y c.

Maxitermino
Un maxitrmino es una expresin lgica de n smbolos que consiste nicamente
en la disyuncin lgica y el operador complemento o negacin. Los cuales estn
unidos por los operadores del algebra de boole (+. ) Por ejemplo, los siguientes
trminos cannicos son maxitrminos:
1. a + b' + c
2. a' + b + c
IMPLEMENTACIN DE COMPUERTAS NAND Y NOR
Como ya se coment en un apartado anterior, a la hora de realizar una
implementacin de una funcin lgica, puede ser necesario aplicar unas ciertas
restricciones. Las propias tecnologas de implementacin son las que en algunos
casos pueden introducir una de estas dos restricciones:
DISEO DIGITAL

25

Implementar la funcin lgica solamente con puertas NAND.
Implementar la funcin lgica solamente con puertas NOR.
Esto es debido a que la tecnologa de fabricacin de puertas en muchos casos da
lugar a que las puertas ms sencillas de construir (de tamao ms reducido y de
menor consumo) sean las puertas NAND o NOR. Es de tal importancia este
hecho, que en esas tecnologas, las dems puertas se construyen a partir de esas
NAND o NOR. Esta situacin ciertamente no
Es intuitiva ya que en principio, las puertas NOT, AND, y OR parecen ms
sencillas en concepto que las NAND o NOR que son una combinacin de las
anteriores.
LGICA COMPLETA
Una puerta NAND forma lo que se conoce como lgica completa, que quiere
decir que se puede construir cualquier otra puerta utilizando la puerta NAND como
elemento principal.
Efectivamente, se puede comprobar que si se desea construir una puerta NOT en
cuya entrada introduzcamos la variable A y a su salida obtengamos A,
nicamente es necesario introducir la misma variable A a ambas entradas de la
puerta NAND. El resultado es que la salida ser (AA) = A.
Para construir una puerta AND, nicamente es necesario utilizar una puerta
NAND a la que se apliquen las entradas A y B y a su salida colocar otra puerta
NAND configurada como NOT (como en el prrafo anterior) para conseguir que
((AB))=AB.
Para construir una puerta OR se debe hacer uso del teorema de De Morgan
expresado como:
A+B = (AB)
Para construir esta puerta OR, se necesitar por tanto dos puertas NAND
(configuradas como NOT) para realizar la inversin de cada una de las dos
variables de entrada A y B. Con ellas se obtendrn los valores A y B. Adems,
ser necesario otra puerta NAND para completar la operacin exterior (AB). Se
hace un uso de un total de 3 puertas lgicas.
Para el caso de las puertas NOR se puede demostrar que igualmente forma una
lgica completa. En la figura siguiente se muestra una tabla resumen:
DISEO DIGITAL

26



TABLA RESUMEN NOR / NAND
En la primera columna se dibujan los tres tipos de puertas: NOT, AND y OR. En la
segunda columna se muestra cmo implementar las puertas anteriores con NAND
y en la tercera columna cmo se implementan con NOR.



DISEO DIGITAL

27

DIFERENTES FORMAS DE LAS FUNCINES
BOOLEANAS
En matemticas, una funcin booleana es una funcin cuyo dominio son las
palabras conformadas por los valores binarios 0 o 1 ("falso" o "verdadero",
respectivamente), y cuyo condominio son ambos valores 0 y 1.
Formalmente, son las funciones de la forma : B
n
B, donde B = {0,1} y n un
entero no negativo correspondiente a la paridad de la funcin.
El uso de una u otra, como veremos, depender de las necesidades concretas en
cada caso.
ALGEBRAICA
Se utiliza cuando se realizan operaciones algebraicas. A continuacin se ofrece un
ejemplo con distintas formas en las que se puede expresar algebraicamente una
misma funcin de tres variables.
a) F = [(A + BC) + ABC] + ABC
b) F = ABC + ABC + ABC + ABC
c) F = (A + B + C) (A + B + C) (A + B + C) (A + B + C)
d) F = BC + AB
e) F = (A + B) (B + C)
f) F = [(BC) (CB) (AB)]
g) F = [(A + B) + (B + C)]
La expresin a) puede proceder de un problema lgico planteado o del paso de
unas especificaciones a lenguaje algebraico. Las formas b) y c) reciben el nombre
expresiones cannicas: de suma de productos (sum-of-products, SOP, en ingls),
la b), y de productos de sumas (product-of-sums, POS, en ingls), la c); su
caracterstica principal es la aparicin de cada una de las variables (A, B y C) en
cada uno de los sumandos o productos.
POR TABLA DE VERDAD
DISEO DIGITAL

28

Una tabla de verdad contiene todos los valores
posibles de una funcin lgica dependiendo del
valor de sus variables. El nmero de combinaciones
posibles para una funcin de n variables vendr
dado por 2
n
. Una funcin lgica puede
representarse algebraicamente de distintas formas
como acabamos de ver, pero slo tiene una tabla
de verdad. La siguiente tabla corresponde a la
funcin lgica del punto anterior.
La forma ms cmoda para ver la equivalencia
entre una tabla de verdad y una expresin
algebraica es cuando esta ltima se da en su forma
cannica. As, la funcin cannica de suma de productos (o forma cannica
disyuntiva)
F = ABC + ABC + ABC + ABC
Nos indica que ser 1 cuando lo sea uno de sus sumandos, lo que significa que
tendr por lo tanto cuatro combinaciones que lo sern (010 para ABC, 100 para
ABC, 101 para ABC y 110 para ABC) siendo el resto de combinaciones 0. Con
la funcin cannica de producto de sumas (o forma cannica conjuntiva) se puede
razonar de forma anloga, pero en este caso observando que la funcin ser 0
cuando lo sea uno de sus productos.
Tambin es fcil obtener la tabla de verdad a partir de la funcin simplificada, pero
no as a la inversa.
NUMRICA
La representacin numrica es una forma simplificada de representar las
expresiones cannicas. Si consideramos el criterio de sustituir una variable sin
negar por un 1 y una negada por un 0, podremos representar el trmino, ya sea
una suma o un producto, por un nmero decimal equivalente al valor binario de la
combinacin. Por ejemplo, los siguientes trminos cannicos se representarn del
siguiente modo (observe que se toma el orden de A a D como de mayor a menor
peso):
ABCD = 1011
2
= 11
10

A + B + C + D = 0100
2
= 4
10

Para representar una funcin cannica en suma de productos utilizaremos el
smbolo
n
(sigma) y en producto de sumas
n
(pi), donde n indicar el nmero de
variables. As, la representacin numrica correspondiente a la tabla de verdad del
punto anterior quedar como:

DISEO DIGITAL

29

F =
3
(2, 4, 5, 6) =
3
(0, 1, 3, 7)
Matemticamente se demuestra, que para todo trmino i de una funcin, se
cumple la siguiente ecuacin:
F = [
n
(i)]' =
n
(2
n
-1-i)
A modo de ejemplo se puede utilizar esta igualdad para obtener el producto de
sumas a partir de la suma de productos del ejemplo anterior:
F =
3
(2, 4, 5, 6) = [
3
(2, 4, 5, 6)]' ' = [
3
(0, 1, 3, 7)]' =
3
(0, 1, 3, 7)
GRFICA
La representacin grfica es la que se utiliza en circuitos y esquemas electrnicos.
En la siguiente figura se representan grficamente dos funciones algebraicas, una
con smbolos no normalizados, superior, y la otra con normalizados, inferior
(vanse los smbolos de las puertas lgicas)

Representacin grfica de dos funciones lgicas


DISEO DIGITAL

30





DISEO DIGITAL

31

MINIMIZACIN DE FUNCIONES BOOLEANAS


QUE ES LA MINIMIZACIN?
Bsicamente es la simplificacin de una funcin, obteniendo una expresin que
contenga menos trminos o menos variables que la funcin original. Esto se
refleja en la obtencin de circuito ms econmico por tener un menor nmero de
compuertas.
La simplificacin de estas funciones puede realizarse con el uso de lgebra de
Boole pero no es un mtodo sencillo de ejecutar. La manipulacin de funciones
booleana puede llegar a ser muy compleja y muchas veces es necesario un
ingenio considerable y quizs mucha suerte.
La minimizacin con lgebra de Boole presenta dos limitaciones importantes:
No existe un algoritmo que nos garantice encontrar la forma ms simple de la
expresin.
Dado un determinado resultado intermedio no hay forma de saber si realmente
hemos llegado a la forma mnima.
Para efecto de este curso cuando nos referimos a una expresin mnima, nos
estamos refiriendo a la expresin ms simple de dos niveles.
FORMA DE DOS NIVELES
Cualquier funcin booleana puede ser implantada con dos niveles de compuertas.
Como se seal anteriormente una funcin puede ser representada utilizando la
forma suma de productos como:
f = ( )+ ( )+ ( ).......+ ( )
DISEO DIGITAL

32

De esta manera los trminos ( ) son
productos de las variables de entrada
(negadas o no) que se realizan con
compuertas AND. Los + se realizan con una
compuerta OR de tantas entradas como
trminos productos haya en la funcin.
Como resultado tendremos que la funcin
puede realizase con dos niveles de
compuertas:
El nivel 1 representado por las compuertas
AND y el nivel 2 representado por la
compuerta OR, como se muestra en la figura.
(En el nivel 1 se consideran tambin la
variables negadas, que siendo formales se
implantan con una compuerta NOT.)

Como sealamos anteriormente, la simplificacin de las funciones lgicas es una
meta importante por el hecho de que cuanto ms sencilla sea la funcin, ms fcil
ser construir el circuito equivalente. El objetivo de la simplificacin es el de
minimizar el costo de implantacin de una funcin mediante componentes
electrnicos, donde el costo depende del nmero y complejidad de los elementos
necesarios para construirla.
La optimalidad de la simplificacin utilizando Algebra de Boole depende de la
habilidad del diseador para aplicar la propiedad ms adecuada en cada paso del
proceso. Esta tarea se hace cada vez ms difcil al crecer la complejidad de la
expresin. Por ello, se utilizan algunos mtodos que facilitan y automatizan el
proceso de simplificacin de las funciones lgicas, como lo son los Mapas de
Karnaugh, y el mtodo de Quine-McCluskey. (Para este curso solo se cubrir el
mtodo de Mapas de Karnaugh) l
En este punto, siendo la minimizacin el ltimo paso antes de la implantacin en el
diseo de un sistema digital y antes de pasar a describir el mtodo de
minimizacin utilizando Mapas de Karnaugh, resumamos los diferentes pasos que
deben seguirse en un problema de diseo de lgica combi nacional.
1. Se toman las proposiciones y se simbolizan.
2. Se construye una tabla de verdad con todas las combinaciones posibles de
las variables de entrada y se coloca un 1 para las combinaciones que
cumplan con las condiciones de diseo.
3. Se obtiene la forma cannica Suma de productos tomando los minterminos
de la tabla de verdad que sean iguales a 1.
DISEO DIGITAL

33

4. Se simplifica la funcin utilizando Mapas de Karnaugh y se obtiene una
expresin mnima de dos niveles


5. Se realiza el diagrama circuital y se implanta el circuito.

MINIMIZACION POR MAPAS DE KARNAUGH
Este mtodo consiste en formar diagramas de 2
n
cuadros, siendo n el nmero de
variables. Cada cuadro representa una de las diferentes combinaciones posibles y
se disponen de tal forma que se puede pasar de un cuadro a otro en las
direcciones horizontal o vertical, cambiando nicamente una variable, ya sea en
forma negada o directa.
Este mtodo se emplea fundamentalmente para simplificar funciones de hasta
cuatro variables. Para un nmero superior utilizan otros mtodos como el
numrico. A continuacin pueden observarse los diagramas, tambin llamados
mapas de Karnaugh, para dos, tres y cuatro variables.

MAPAS DE KARNAUGH PARA DOS, TRES Y CUATRO VARIABLES
Es una prctica comn numerar cada celda con el nmero decimal
correspondiente al trmino cannico que albergue, para facilitar el trabajo a la hora
de plasmar una funcin cannica.
Para simplificar una funcin lgica por el mtodo de Karnaugh se seguirn los
siguientes pasos:
1) Se dibuja el diagrama correspondiente al nmero de variables de la funcin a
simplificar.
2) Se coloca un 1 en los cuadros correspondientes a los trminos cannicos que
forman parte de la funcin.
DISEO DIGITAL

34

3) Se agrupan mediante lazos los unos de casillas adyacentes siguiendo
estrictamente las siguientes reglas:
a) Dos casillas son adyacentes cuando se diferencian nicamente en el
estado de una sola variable.
b) Cada lazo debe contener el mayor nmero de unos posible, siempre que
dicho nmero sea potencia de dos (1, 2, 4, etc.)
c) Los lazos pueden quedar superpuestos y no importa que haya
cuadrculas que pertenezcan a dos o ms lazos diferentes.
d) Se debe tratar de conseguir el menor nmero de lazos con el mayor
nmero de unos posible.
4) La funcin simplificada tendr tantos trminos como lazos posea el diagrama.
Cada trmino se obtiene eliminando la o las variables que cambien de estado en
el mismo lazo.
A modo de ejemplo se realizan dos simplificaciones de una misma funcin a partir
de sus dos formas cannicas:
F =
3
(0, 2, 3, 4,7) =
3
(1, 2,6)
De acuerdo con los pasos vistos anteriormente, el diagrama de cada funcin
quedar del siguiente modo:

SIMPLIFICACIN DE UNA FUNCIN DE TRES VARIABLES
La funcin simplificada tendr tres sumandos en un caso y dos productos en el
otro. Si nos fijamos en el mapa correspondiente a la suma de productos,
observamos que en el lazo 1 cambia la variable A (en la celda 0 es negada y en la
DISEO DIGITAL

35

4 directa), en el lazo 2 es la C y en el lazo 3 vuelve a ser A. por lo tanto, la
ecuacin simplificada es:
F = BC + AB + BC
IMPLEMENTACION DE CIRCUITOS COMBINACIONALES
CON SSI











DISEO DIGITAL

36

ANLISIS DE SISTEMAS COMBINACIONALES
DEFINICIN DE CIRCUITO COMBINACIONAL
Un circuito combinacional es aquel que est formado por funciones lgicas
elementales ( AND, OR, NAND, NOR, etc. ), que tiene un determinado nmero de
entradas y salidas, dependiendo los valores que toman las salidas exclusivamente
de los que toman las entradas en ese instante. Ejemplo de este tipo de circuitos
son: los codificadores, decodificadores, multiplexores, demultiplexores,
comparadores, generadores-detectores de paridad, etc.
ANLISIS DE CIRCUITOS COMBINACIONALES
En este punto se trata el anlisis de circuitos combinacionales a nivel de puertas
lgicas. La estructura del circuito vendr dada por su diagrama lgico, cuyos
constituyentes sern puertas lgicas cuyo comportamiento lo determina el smbolo
que lo representa

Figura 1. Circuito combinacinal
Un circuito combinacional se analiza determinando la salida de los elementos
lgicos que lo constituyen (normalmente puertas lgicas), partiendo de las
variables de entrada y avanzando en el sentido de la seal hacia la salida.
DISEO DIGITAL

37


SUMADORES RESTADORES
Un sumador es un circuito lgico que calcula la operacin suma. En los
computadores modernos se encuentra en lo que se denomina Unidad aritmtico
lgica (ALU). Generalmente realizan las operaciones aritmticas en cdigo binario
decimal o BCD exceso 3, por regla general los sumadores emplean el sistema
binario. En los casos en los que se est empleando un complemento a dos para
representar nmeros negativos el sumador se convertir en un sumador-sustractor
(Adder-subtracter).
Las entradas son A, B, Cin que son las entradas de bits A y B, y Cin es la entrada
de acarreo. Por otra parte, la salida es S y Cout es la salida de acarreo.
QUE ES UN RESTADOR BINARIO
Las reglas para la resta o sustraccin binaria de dos bits son similares a las de la
suma. En un problema de sustraccin, recordando a la anotacin matemtica, el
nmero de arriba se denomina minuendo y el de abajo sustraendo, el resultado de
la operacin ser la diferencia.
Reglas de sustraccin:
0 - 0 = 0
1 - 0 = 1
1 - 1 = 0
0 - 1 = 0
(Y se toma 1; se llama borrow)
El borrow es un concepto anlogo al carry de la suma.
Estas reglas de sustraccin permiten la resta de dos nmeros cualesquiera,
siempre que el minuendo sea mayor que el sustraendo.
Existe otro mtodo. Se basa en sumar el complemento de un nmero a otro, en
ved de realizar la resta de los nmeros directamente.
DISEO DIGITAL

38

CODIFICADORES
Son sistemas combinacionales con m 2
n
entradas y n salidas que se encargan
de transformar una serie de seales sin codificar en un conjunto que responda a
un cdigo.
CODIFICADORES SIN PRIORIDAD
Su cometido es la generacin de un nmero binario sobre sus n salidas que
identifique cul de las entradas est activadas (ver siguiente figura 7).


Figura 7. Codificador
Como no hay nada que impida el que se activen simultneamente varias lneas de
entrada de un codificador, los circuitos codificadores se disean normalmente para
que respondan a una sola seal de entrada activa, dando lugar a los
codificadores con prioridad.
El codificador de la figura 7 corresponde a un codificador de octal a binario sin
prioridad, cuya tabla de verdad es la siguiente:

1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0
0 0 1
0 1 0
0 1 1
DISEO DIGITAL

39

0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
1 0 0
1 0 1
1 1 0
1 1 1

Las funciones lgicas para las salidas, a partir de la tabla de verdad anterior y
entrada ENABLE (E) para activar la entrada cuando vale 1 o inhibirla cuando vale
0, quedan:
A
2
= (B4 +B
5
+ B
6
+ B
7
) E
A
1
= (B2 +B
3
+ B
6
+ B
7
) E
A
0
= (B1 +B
3
+ B
5
+ B
7
) E
Siendo la funcin lgica: F = (B0

+ B
1
+ B
2
+B
3
+ B
4
+ B
5
+ B
6
+ B
7
) E, una seal
de salida especial que se activa cuando todas las seales de entrada son nulas y
E=1.
CODIFICADORES CON PRIORIDAD
Para obtener codificadores que respondan a una sola seal de entrada activa, se
le asigna valores fijos de prioridad a las lneas de entrada, de forma que en cada
instante slo se genera el cdigo de salida de la entrada activa que tenga la
mxima prioridad.

Figura 8. Smbolo de un codificador 74148 con prioridad de 8 lneas a 3
lneas
DISEO DIGITAL

40


Figura 9. TABLA DE VERDAD del codificador con prioridad
Por tanto, en la salida del codificador aparecer el mayor nmero i, tal que Bi est
activada (si hemos impuesto en el diseo el criterio de prioridad a la entrada ms
alta).

DISEO DIGITAL

41

La EI (negada) es la seal ENABLE, las I
i
(negadas) entradas, A
i
(negadas)
salidas, EO (negada) seal de salida especial que se activa cuando todas las
seales de entrada son nulas y GS (negada) seal de grupo que se activa cuando
EI (negada) = L y hay peticin de servicio.
El codificador 74148 se trata de un codificador con prioridad cuyas entradas y
salidas son activas a nivel bajo. Esto significa que las entradas se activan con
ceros lgicos y las salidas aparecen complementadas. Una entrada o salida activa
a nivel bajo se simboliza en los diagramas lgicos (figura 8), en lgica positiva,
insertando un pequeo crculo. Tambin se suele indicar que la lnea es activa a
nivel bajo poniendo la correspondiente negada (ver siguiente figura 11).

Figura 11. Ejemplo de indicacin de lneas a nivel bajo
DECODIFICADORES
Un decodificador es un circuito combinacional con n entradas y m 2
n
salidas.
Para cada una de las 2
n
posibles configuraciones binarias que se pueden
presentarse en su entrada, el sistema pone a 1 una y slo una de las salidas, de
acuerdo con la siguiente regla: si la configuracin binaria presente en las entradas
forma el nmero binario i, entonces se activa la salida i-sima.
Segn esto el funcionamiento de un decodificador es el opuesto al de un
codificador.
Decodificadores BCD-DECIMAL y Excitador BCD-7 segmentos
En el decodificador BCD-DECIMAL, n=4 y m=10 (ver figura 12 siguiente)
DISEO DIGITAL

42



Obteniendo las expresiones lgicas de la tabla de verdad anterior, podremos
realizar la sntesis del circuito combinacional mediante puertas lgicas (ver figura
13):
DISEO DIGITAL

43


Figura 13. Sntesis mediante puertas del decodificador BCD-DECIMAL
CD4028BC
DETECTORES/GENERADORES DE PARIDAD
Los circuitos electrnicos digitales se basan en la transmisin y el procesamiento
de informacin, lo que hace necesario verificar que la informacin recibida es igual
a la emitida; no suelen producirse errores, por lo que cuando ocurren en la
mayora de los casos el error en la transmisin se produce en un nico bit.
El mtodo ms sencillo y eficaz de comprobacin de la transmisin de datos
consiste en aadir a la informacin transmitida un bit ms, con la misin de que el
nmero de 1 transmitidos en total sea par (paridad par), o impar (paridad impar).
Detectores/generadores de paridad
Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el
nmero de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit,
sera como se muestra en la tabla de verdad:
Entradas Salidas
A B P I
0 0 0 1
0 1 1 0
DISEO DIGITAL

44

1 0 1 0
1 1 0 1
P = paridad par, es decir un nmero de 1 par.
I = paridad impar, es decir un nmero de 1 impar.
Las funciones cannicas sern:


Cuya posible implementacin se muestra en la figura:

Imagen 28. Elaboracin propia
Como venimos comentando a lo largo de todo el tema estos circuitos no se suelen
cablear, sino que se presentan como circuitos integrados, un ejemplo de
generadores de paridad sera el CI 74180.
MULTIPLEXORES Y DEMULTIPLEXORES
MULTIPLEXORES
Un multiplexor es un sistema digital que consta de varias entradas y una
salida, y mediante un mecanismo de seleccin, una determinada entrada se
transfiere a la salida.
Figura 17. Multiplexor y su tabla
de verdad
DISEO DIGITAL

45

Una definicin ms formal de multiplexor sera la de un circuito combinacional con
n entradas de seleccin o control (a, b,..), 2
n
entradas de datos (K
1
, K
2
,...) y una
salida Z. Los datos de la se rutan desde la entrada de datos cuyo nmero de
orden coincide con el nmero binario puesto en la entrada de seleccin hacia la
salida (ver figura 18)
Figura 18. Seleccin de la entrada de datos del
multiplexor
La sntesis con puertas lgicas se realiza obteniendo la expresin lgica de la
salida Z, obteniendo:

Es importante resear que algunos multiplexores presentan entradas ENABLE o
STROBE para dar permiso de funcionamiento o no al multiplexor.


DISEO DIGITAL

46

DEMULTIPLEXORES
El funcionamiento es el contrario al del multiplexor, encauzando los datos desde
una fuente comn de entrada hacia uno de 2
n
destinos de salida.
Por tanto, un demultiplexor es un circuito combinacional con una entrada J, n
entradas de seleccin y 2
n
salidas.
Es importante comentar que los demultiplexores pueden trabajar como
decodificadores. Vamos a explicar cmo se consigue esto con un ejemplo:
supongamos que tenemos un DEMUX 1:4 (una J entrada a cuatro salidas), si
hago la entrada J=1 siempre activa, transformo el funcionamiento a un
DECODIFICADOR 2:4, actuando ahora las seales de seleccin (a, b,...) como
entrada de cdigo a decodificar y las salidas como salidas del cdigo decodificado.
Figura 20. Demux actuando como
decodificador
La sntesis con puertas sera, partiendo de su tabla de verdad:

Figura 21. Sntesis con puertas de un demultipexor/decodificador
DISEO DIGITAL

47

COMPARADORES
Son circuitos integrados combinacionales con uno o ms pares de entradas que
tienen como funcin comparar dos magnitudes binarias para determinar su
relacin.
El comparador ms bsico, que determina si dos nmeros son iguales, se
consigue mediante una puerta XOR (or exclusiva), ya que su salida es 1 si los dos
bits de entrada son diferentes y 0 si son iguales.
Muchos comparadores poseen adems de la salida de igualdad, dos salidas ms
que indican cul de los nmeros colocados a la entrada es mayor (M) que el otro,
o bien es menor (m) que el otro.
Vamos a implementar un circuito comparador de dos bits empleando puertas
elementales, para lo que, en primer lugar escribiremos su tabla de verdad.

Entradas
A B
Salidas
I M m
0 0 1 0 0
0 1 0 0 1
1 0 0 1 0
1 1 1 0 0
Con lo que las funciones cannicas sern:



O bien como I=1 solo cuando M=m=0

Que equivale a leer los 0 de la tabla de verdad de I.
Con lo que al implementar la funcin lgica quedar el siguiente circuito:
DISEO DIGITAL

48



Imagen 17. Elaboracin propia
Generalmente estos circuitos combinacionales no suelen cablearse, vienen en
circuitos integrados como por ejemplo el CI 7485, que es un comparador de 4 bits.
Posee 3 entradas en cascada que permiten utilizar varios comparadores para
comparar nmeros binarios de ms de 4 bits:


Imagen 18. Elaboracin propia Imagen
Se usa un comparador para los 4 bits menos significativos de los 2 nmeros y se
aplica su salida a la entrada en cascada del siguiente que compara los bits de
mayor significacin, proporcionando el resultado final.
SUMADORES
Un sumador es un circuito que realiza la suma de dos palabras binarias. Es
distinta de la operacin OR, con la que no nos debemos confundir. La operacin
suma de nmeros binarios tiene la misma mecnica que la de nmeros decimales.
Por lo que en la suma de nmeros binarios con dos o ms bits, puede ocurrir el
mismo caso que podemos encontrar en la suma de nmeros decimales con varias
cifras: cuando al sumar los dos primeros dgitos se obtiene una cantidad mayor de
9, se da como resultado el dgito de menor peso y me llevo" el anterior a la
siguiente columna, para sumarlo all.
DISEO DIGITAL

49

En la suma binaria de los dgitos 1 + 1, el resultado es 0 y me llevo 1, que debo
sumar en la columna siguiente y pudindose escribir 10, solamente cuando sea la
ltima columna a sumar. A este bit ms significativo de la operacin de sumar, se
le conoce en ingls como carry (acarreo), equivalente al me llevo una de la suma
decimal.
Semisumador. Es un dispositivo capaz de sumar dos bits y dar como resultado la
suma de ambos y el acarreo. La tabla de verdad correspondiente a esta operacin
sera:
Entradas Salidas
A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Con lo que sus funciones cannicas sern:




Que una vez implementado con puertas lgicas, un semisumador tendra el
circuito:

Imagen 20. Elaboracin propia
DISEO DIGITAL

50

Sumador completo. Presenta tres entradas, dos correspondientes a los dos bits
que se van a sumar y una tercera con el acarreo de la suma anterior. Y tiene dos
salidas, el resultado de la suma y el acarreo producido. Su tabla de verdad ser:

Entradas
Salidas
A B C
-1
C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 0
Sus funciones cannicas sern:


Que una vez simplificadas quedaran:


O bien:

Una vez implementado con puertas lgicas el sumador presentara cualquiera de
los siguientes circuitos:
DISEO DIGITAL

51



Imagen 21. Elaboracin propia Imagen 22. Elaboracin propia

Aunque, como ya hemos dicho en otros casos, en realidad estos circuitos no se
cablean con puertas lgicas, si no que forman parte de circuitos integrados como
el CI 7483, que es un sumador de cuatro bits.

Imagen 23. Elaboracin propia

DISEO DIGITAL

52


Imagen 24. Elaboracin propia

El esquema mostrado en la figura es el conexionado interno que presenta dicho sumador
de 4 bits, configurado dentro del CI 7483.
DISEO DIGITAL

53


Imagen 25. .
Un sumador BCD es un circuito que suma dos dgitos en BCD. En una suma BCD,
la suma 9+9+1=19 es el valor mximo resultante, siendo el 1 en la suma el
acarreo de entrada. Los dgitos BCD con un acarreo de entrada, se agregan en un
sumador binario de cuatro bits para producir la suma binaria. CS es el acarreo de
la suma de los nmeros A y B de entrada y los dgitos E0 a E3 son el resultado de
la suma binaria, donde cada dgito tiene los pesos 8, 4, 2, 1 del cdigo BCD.
Cuando la suma binaria es menor o igual a 1001, no se agrega nada a la suma.
Cuando el nmero binario es mayor que 1001 se obtiene una representacin en
cdigo BCD no vlida. La suma del nmero binario 0110 a la suma binaria
convierte la representacin a un cdigo BCD vlido. La suma del nmero 0110 se
realiza por medio de un segundo sumador inferior. Este cdigo BCD vlido lo
podemos ver en la tabla en la columna de suma BCD. Las salidas E a B
representan la suma BCD. A es el acarreo de salida de la suma BCD.



DISEO DIGITAL

54

Suma Binaria | Suma BCD |
Cs | E3 | E2 | E1 | E0 | A | B | C | D | E |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |1 | 0 |
0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
0 | 0 | 1 | 1 | 1 | 0| 0 | 1 | 1 | 1 |
0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 |
0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
0 | 1 | 1 |0 | 0 | 1 | 0 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
1| 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
PROGRAMACIN VHDL
VHDL significa VHSIC Hardware Description Language, y a su vez VHSIC
significa Very High Speed Integrated Circuit. Se trata de un lenguaje de
descripcin de hardware, esto significa que mediante l se puede describir la
forma de comportarse de un circuito electrnico. El comportamiento puede ser
llevado a algn dispositivo que dispondr de sus propios componentes con los que
lograr ese comportamiento deseado. La forma de comportarse es independiente
del hardware donde se implementar.
El VHDL es un estndar llamado IEEE 1076-1993. Sus ventajas son:
Una disponibilidad pblica
Independencia de dispositivos y fabricantes
Reutilizacin
Diseo jerrquico
Un proyecto de VHDL puede contener muchos ficheros. El cdigo VHDL
usualmente se encuentra en los ficheros con extensin *.vhd. La estructura tpica
de uno de estos ficheros es:


DISEO DIGITAL

55

OBSERVACIONES Y/O CONCLUSIONES:

JAIME DOMINGUEZ BALDERAS 12/430/142
En esta segunda unidad no hubo exposicin, pero al momento de desarrollar los
temas pues le algunas cosas como por ejemplo: la implementacin de
compuertas AND y OR, como una compuerta NAND forma lo que se conoce como
lgica completa, que quiere decir que se puede construir cualquier otra
compuerta utilizando la compuerta NAND como elemento principal, pero tambin
deca que era necesario aplicar algunas restricciones. Tambin le sobre los
codificadores, y los decodificadores, las diferencias y las caractersticas que estos
poseen, adems de lo til que son, y sobre la programacin VHDL la cual es un
poco complicada al principio pero ser muy til en la electrnica digital.
EVERARDO RAMOS ZAVALA 12/430/155
La segunda unidad era demasiada larga, en lo particular a m los temas que ms
me parecieron interesantes fueron los que tenan que ver en cuanto a la
simplificacin de funciones booleanas ya sea por alguno de los diferentes mtodos
que existen, por ejemplo la minimizacin por el mtodo de mapas de Karnaugh,
aunque la verdad me pareci un poco complicado pero es algo muy interesante,
conocer los distintos mtodos de minimizacin de funciones booleanas

JOSE EDUARDO DE LA GARZA 11/430/070
Estas unidad me pareci interesante, aunque son demasiado temas en muy poco
tiempo para verlos y comprenderlos, y como estuvimos haciendo practicas la
mayor parte del tiempo, pues me faltaron comprender algunas cosas, pero dentro
de lo que me pareci ms interesante fue todo lo referente a los sumadores y
rastreadores, tambin investigue un poco sobre los codificadores, pero pues eso
me parece que es un poco ms sencillo y fcil de comprender el funcionamiento.






DISEO DIGITAL

56

BIBLIOGRAFA

LIBROS
DISEO DIGITAL
AUTORES: M. Morris Mano, Gonzalo Duchn Snchez

DISEO DIGITAL UNA PERSPECTIVA
AUTORES: Ramn Alcubilla Gonzales.
Joan Pons Nin.
Daniel Bardes.

PAGINAS DE INTERNET

http://matematicasparacomputadora.weebly.com/431-mini-y-maxi-
teacuterminos.html
http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/020401.htm
http://www.unicrom.com/Dig_mapa-karnaugh.asp
http://www.electronica2000.com/digital/codideco.htm
http://html.rincondelvago.com/codificadores-y-decodificadores_multiplexores-y-
demultiplexores.html
http://www.slideshare.net/alicianicolas/codificadoresy-decodificadores






DISEO DIGITAL

57

UNIDAD 3 LOGICA SECUENCIAL SINCRONA
Los circuitos de conmutacin secuenciales tienen la propiedad de que la salida no
depende de la entrada actual sino, tambin de la secuencias de entradas
anteriores.
Los elementos de memoria utilizados en este tipo de circuitos son biestables.
Los biestables son circuitos que pueden asumir uno de dos estados estables que
muestren en sus salidas. Pueden tener una o ms entradas que hacen que
cambie el estado estable.
SISTEMAS SECUENCIALES SNCRONOS

Segn la forma de realizar el elemento de memoria nos podemos encontrar
Distintos tipos de sistemas secuenciales, principalmente dos:

Sistemas Secuenciales Sncronos,
En los que su comportamiento puede definirse en instantes de discretos de
tiempo, se necesita una sincronizacin de los elementos del sistema mediante una
seal de reloj, que no es ms que un tren de pulsos peridico. Las variables
internas no cambian hasta que no llega un pulso del reloj.

Sistemas Secuenciales Asncronos
, actan de forma continua en el tiempo, un cambio de las entradas provoca
cambios en las variables internas sin esperar a la intervencin de un reloj. Son
sistemas ms difciles de disear.

El cambio de las variables internas se puede producir de dos maneras en un
Sistema secuencial sncrono:

Por niveles: cuando permiten que las variables de entrada acten sobre el
Sistema en el instante en el que la seal de reloj toma un determinado
Nivel lgico (0 o 1).

Por flancos, o cambios de nivel: cuando la accin de las variables de
Entrada sobre el sistema se produce cuando ocurre un flanco activo del
Reloj. Este flanco activo puede ser de subida (cambio de 0 a 1) o de bajada
(cambio de 1 a 0).







DISEO DIGITAL

58


FLIP-FLOP NAND

Un flip-flop es un circuito digital que tiene dos salidas Q y Q`, las cuales siempre
se encuentran en estados opuestos. Si Q=1 entonces Q`=0 y se dice que el flip-
flop est inicializado (set). Si Q = 0 entonces Q`=1 y se dice que el flip-flop est
reinicializado (reset), inactivo o borrado. Existen varios tipos de flip-flops, y las
entradas de control cambian con cada tipo. Los niveles lgicos en las entradas de
los flip-flops determinan el estado de las salidas de acuerdo con la tabla de verdad
del flip-flop.

A diferencia de las compuertas estudiadas hasta este momento, el flip-flop puede
en algunos estados mantener su estado de salida (encendido o apagado) an
despus de que las seales de entrada que produjeron el estado de salida
cambien. De esta manera el flip-flop puede guardar un bit de informacin.

Flip-Flop con compuertas NAND (set-reset)


Un flip-flop set-reset es un circuito digital cuya salida es inicializada por la entrada
set pero que slo puede ser reinicializada por la entrada reset.


La operacin del circuito se describe de la siguiente manera:

Set = Reset = 1. Esta condicin es el estado normal y no tiene efecto alguno sobre
el estado de salida. Las salidas Q y Q` permanecern en el estado en que se
encontraban antes de presentarse esta condicin de entrada.

Set = 0, Reset =1. Este estado siempre ocasionar que la salida pase al estado
Q=1, donde permanecer aun despus de que Set retorne a nivel lgico alto.

Set = 1, Reset = 0. Esto siempre producir el estado Q=0, donde la salida
permanecer aun despus de que Reset retorne a nivel lgico alto. A esto se le
llama borrado o reinicio del flip-flop.

Set = Reset = 0. Esta condicin intenta iniciar y borrar el flip-flop en forma
simultnea. No debe utilizarse.


DISEO DIGITAL

59


La tabla de verdad del flip-flop es la siguiente:


FLIP-FLOP CON COMPUERTAS NOR (SET-RESET)

La operacin del circuito se describe de la siguiente manera:
Set = Reset = 0. Esta es la condicin normal del flip-flop bsico NOR y no tiene
efecto alguno sobre el estado de salida. Q y Q` permanecern en cualquier estado
en que se encontraran antes de esta condicin de entrada.
Set = 1, Reset = 0. Esto siempre har Q=1, donde permanecer aun despus de
que Set retorne a 0.
Set = 0, Reset = 1. Esto siempre har Q=0, donde se quedar aun despus de
que Reset regrese a 0.
Set = Reset = 1. Esta condicin intenta iniciar y borrar el flip-flop bsico al mismo
tiempo. No debe utilizarse porque el estado de su salida es impredecible.


El flip-flop bsico de la compuerta NOR opera exactamente igual que el flip-flop
bsico NAND excepto que las entradas Set y Reset son activas en alto, en lugar
de activas en bajo. Adems que el estado de reposo es cuando Set y Reset estn
a nivel bajo (0 lgico).

DISEO DIGITAL

60

FLIP FLOP S-R, J-K, Y D

Flip flop sr
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas
entradas principales permiten al ser activadas:
R: el borrado (reset en ingls), puesta a 0 o nivel bajo de la salida.
S: el grabado (set en ingls), puesta a 1 o nivel alto de la salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que
posea tras la ltima operacin de borrado o grabado. En ningn caso deberan
activarse ambas entradas a la vez, ya que esto provoca que las salidas directas
(Q) y negada (Q') queden con el mismo valor: abajo, si el flip-flop est construido
con puertas NOR, o a alto, si est construido con puertas NAND. El problema de
que ambas salidas queden al mismo estado est en que al desactivar ambas
entradas no se podr determinar el estado en el que quedara la salida. Por eso,
en las tablas de verdad, la activacin de ambas entradas se contempla como caso
no deseado (N. D.).
Biestable RS (Set Reset) asncrono
Slo posee las entradas R y S. Se compone internamente de dos puertas lgicas
NAND o NOR, segn se muestra en la siguiente figura:

DISEO DIGITAL

61


Biestable RS (Set Reset) sncrono

Circuito Biestable RS sncrono a) y esquema normalizado b).
Adems de las entradas R y S, posee una entrada C de sincronismo cuya misin
es la de permitir o no el cambio de estado del biestable. En la siguiente figura se
muestra un ejemplo de un biestable sncrono a partir de una asncrona, junto con
su esquema normalizado:
DISEO DIGITAL

62


Biestable D (Data o Delay)

Smbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco
de subida.
El flip-flop D resulta muy til cuando se necesita almacenar un nico bit de datos
(1 o 0). Si se aade un inversor a un flip-flop S-R obtenemos un flip-flop D bsico.
El funcionamiento de un dispositivo activado por el flanco negativo es, por
supuesto, idntico, excepto que el disparo tiene lugar en el flanco de bajada del
impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.
Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y
bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de
sincronismo, C. En funcin del modo de activacin de dicha entrada de
sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), tambin denominado registro o cerrojo (latch en
ingls).
Activo por flanco (de subida o de bajada).
La ecuacin caracterstica del biestable D que describe su comportamiento es:
DISEO DIGITAL

63




Esta bscula puede verse como una primitiva lnea de retardo o una retencin de
orden cero (zero order hold en ingls), ya que los datos que se introducen, se
obtienen en la salida un ciclo de reloj despus. Esta caracterstica es aprovechada
para sintetizar funciones de procesamiento digital de seales (DSP en ingls)
mediante la transformada Z.

BIESTABLE JK
Es verstil y es uno de los tipos de flip-flop ms usados. Su funcionamiento es
idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de
estado. La diferencia est en que el flip-flop J-K no tiene condiciones no vlidas
como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados
(alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten
al ser activadas:
J: El grabado (set en ingls), puesta a 1 o nivel alto de la salida.
K: El borrado (reset en ingls), puesta a 0 o nivel bajo de la salida.
Si no se activa ninguna de las entradas, el biestable permanece en el estado que
posea tras la ltima operacin de borrado o grabado. A diferencia del biestable
RS, en el caso de activarse ambas entradas a la vez, la
salida adquirir el estado contrario al que tena.
La ecuacin caracterstica del biestable JK que describe su
comportamiento es:



DISEO DIGITAL

64








Biestable JK activo por flanco

Smbolos normalizados: Biestables JK activo a) por flanco de subida y b) por
flanco de bajada
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya
misin es la de permitir el cambio de estado del biestable cuando se produce un
flanco de subida o de bajada, segn sea su diseo. Su denominacin en ingls es
J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las
entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada de reloj, la
salida del biestable cambia de estado. A este modo de funcionamiento se le
denomina modo de basculacin (toggle en ingls).
Ejemplo: 74LS73
Biestable JK Maestro-Esclavo

DISEO DIGITAL

65

Smbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b)
activo por nivel bajo
Aunque an puede encontrarse en algunos equipos, este tipo de biestable,
denominado en ingls J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha
sido reemplazado por el tipo anterior.
Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se
toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se
refleja en la salida.


DISEO DE CIRCUITOS SECUENCIALES SNCRONOS.

Como se coment con anterioridad los sistemas secuenciales pueden ser de
naturaleza sncrona o asncrona. Los sistemas sncronos se basan en circuitos
que estn controlados por un reloj maestro. En los sistemas asncronos no existe
un reloj comn, los estados internos y las salidas pueden resultar afectados en
cualquier momento por un cambio en las entradas. En general el diseo sncrono
es ms sencillo que su equivalente asncrono, ste ltimo es susceptible de
presentar problemas de inestabilidad, por lo tanto en este apartado nos
centraremos en el diseo de sistemas secuenciales sncronos.
Un circuito secuencial est formado por una etapa de lgica combinacional y una
etapa de memoria (flip-flops). Para el funcionamiento del circuito se requiere la
informacin almacenada en la etapa de memoria (estado), as como las entradas
de la lgica. En el campo de la electrnica digital, un "contador" es un circuito
lgico secuencial. Este circuito consta de una serie de flip-flops: circuitos
electrnicos que tienen dos condiciones estables, cada una correspondiente a una
de las dos seales de entrada alternativa. Los circuitos pueden alternar a travs
de una secuencia de estados. Existen dos tipos de contador: sincrnico y
asncrono.


CONTADORES SNCRONOS

Los contadores sncronos suelen consistir en un elemento de memoria, que se
implementa usando flip-flops y un elemento combinatorio, que es implementado
tradicionalmente mediante puertas lgicas. Las puertas lgicas son circuitos
lgicos con uno o ms terminales de entrada y un terminal de salida, en el que la
salida se conmuta entre dos niveles de tensin determinados por una combinacin
DISEO DIGITAL

66

de seales de entrada. El uso de las puertas lgicas para la lgica combinacional
suele reducir el costo de los componentes de los circuitos del contador a un
mnimo absoluto, por lo que sigue siendo un enfoque popular.

































OBSERVACIONES Y/O CONCLUSIONES:

JAIME DOMINGUEZ BALDERAS 12/430/142
La unidad 3 se enfoca ms que nada a lo que viene siendo por ejemplo los FLIP-
FLOP de echo son muchos temas sobre esto, Los FLIP-FLOP NAND, FLIP-FLOP
NORD, tambin haban algunos temas como el anlisis de los circuitos
DISEO DIGITAL

67

secuenciales sncronos y asncronos, y cada una de las caractersticas que estos
poseen.

EVERARDO RAMOS ZAVALA 12/430/155

Esta unidad me pareci que fue la ms complicada de todas, ya que en realidad
no alcanzamos a ver casi ningn tema de ella, solo realizamos la investigacin,
algo que me pareci muy til fue lo de los contadores sncronos, ya que son algo
tiles.

JOSE EDUARDO DE LA GARZA 11/430/070
La unidad 3 casi no la vimos, pero algo que me gusto y de echo fue lo que
investigue fue acerca de los diseos de contadores mediante VHDL, ya que es
algo complicado al principio pero creo que puede ser algo til en la carrera.









BIBLIOGRAFA

LIBROS
DISEO DIGITAL
AUTORES: M. Morris Mano, Gonzalo Duchn Snchez
DISEO DIGITAL

68


DISEO DIGITAL UNA PERSPECTIVA
AUTORES: Ramn Alcubilla Gonzales.
Joan Pons Nin.
Daniel Bardes.

PAGINAS DE INTERNET
http://www.ehowenespanol.com/contadores-sincronos-asincronos-info_472637/
http://www.forosdeelectronica.com/tutoriales/contadores-sincronos.htm
http://meteo.ieec.uned.es/www_Usumeteog/comp_sec_contadores_sincronos.html
http://es.wikibooks.org/wiki/Programaci%C3%B3n_en_VHDL
http://es.wikipedia.org/wiki/VHDL