UNEFA-GUACARA

SISTEMAS DIGITALES PROF: ING.

GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.25. Decodificador

BCD-decimal 7442A

Ejemplo 3.7: El decodificador BCD-decimal 7442A es un circuito integrado. Su

símbolo lógico se muestra en la Figura 3.25. Dibujar las señales de salida si se aplican
las siguientes formas de onda de entrada al circuito 7442A.

Entradas

Solución:

Salidas

DISPLAYS DE 7 SEGMENTOS

UNIDAD 3 Página 22
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

La Figura 3.26 muestra un display común formado por siete elementos o

segmentos. Excitando determinadas combinaciones de estos segmentos, se pueden
obtener cada uno de los diez dígitos decimales.

Figura 3.26. Disposición de los

segmentos en un display de 7 segmentos.

Tabla 3.4. Segmentos activados para cada dígito decimal.

Displays de LED

Un tipo muy común de display de 7 segmentos es el de diodos emisores de

luz (LED) colocados como se muestra en la Figura 3.27. Cada segmento es un LED
que emite luz cuando lo atraviesa una corriente eléctrica. En la Figura 3.27(a), la
configuración en ánodo común requiere un circuito de excitación, que
proporcione un nivel de tensión bajo para activar un determinado segmento.
Cuando se aplica un nivel bajo a la entrada de un segmento, el LED se enciende y
circula corriente a su través. En la Figura 3.27(b), la configuración en cátodo
común requiere un circuito de excitación que proporcione un nivel de tensión
alto para activar un cierto segmento. Cuando se aplica un nivel alto a la entrada del
segmento, el LED se enciende y circula corriente a su través.

Figura 3.27. Configuraciones

del display de 7- segmentos.

UNIDAD 3 Página 23
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

DECODIFICADOR BCD A 7-SEGMENTOS

Este tipo de decodificador acepta código BCD en sus entradas y proporciona

salidas capaces de excitar un display de 7-segmentos para indicar un dígito decimal.

DECODIFICADOR/CONTROLADOR BCD A 7-SEGMENTOS 7447

El 7447 (también el 74LS47) es un ejemplo de dispositivo MSI que decodifica

una entrada BCD y controla un display de 7-segmentos. Además de estas
características de decodificación y control, el 7447 posee características adicionales,
como las indicadas en el símbolo lógico de la Figura 3.28 por las funciones LT, RBI y
BI/RBO. Como indican los círculos del símbolo lógico, todas las salidas (de a a g) son
activas a nivel bajo, al igual que lo son LT (Lamp Test), RBI (Ripple Blanking Input) y
BI/RBO (Blanking Input/Ripple Blanking Output). Las salidas pueden controlar
directamente un display de 7-segmentos en ánodo común.

Además de decodificar una entrada BCD y producir una salida apropiada para
7-seg¬mentos, el 7447 posee las funciones de entrada de comprobación y de
supresión de cero.

Figura 3.28. Codificador/controlador BCD

a 7-segmentos 7447.

Entrada de comprobación.

Cuando se aplica un nivel bajo a la entrada LT y la entrada BI/RBO está a nivel

alto, se encienden todos los segmentos del display. La entrada de comprobación se
utiliza para verificar que ninguno de los segmentos está fundido.

Supresión de cero.

La supresión de cero es una característica utilizada en displays de varios

dígitos para eliminar los ceros innecesarios. Por ejemplo, en un display de 6 dígitos, el
número 6,5 podría mostrarse como 006,500 si no se eliminaran los ceros. La
supresión de ceros al principio de un número recibe el nombre de supresión
anterior de cero, mientras que si son los últimos los que se eliminan se denomina
supresión posterior de cero.

UNIDAD 3 Página 24
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Se debe tener en cuenta que únicamente se eliminan los ceros que no son
esenciales. Gracias a la supresión de cero, el número 031,070 se visualiza como
31,07 (los ceros esenciales permanecen).

La supresión de cero en el 7447 se logra utilizando las funciones RBI y

BI/RBO. RBI es la entrada de borrado en cascada y RBO es la salida de borrado en
cascada del 7447, las cuales se utilizan para la supresión de cero. BI es la entrada de
borrado y comparte el mismo pin con RBO. En otras palabras, el pin BI/RBO puede
utilizarse como salida o como entrada. Cuando se emplea como BI (entrada de
borrado), todas las salidas están a nivel alto (segmentos desactivados) cuando BI está
a nivel bajo, anulando el resto de entradas. La función BI no forma parte de las
características de supresión de cero del dispositivo.

Todas las salidas del decodificador correspondientes a los segmentos se

encuentran inactivas (nivel alto) cuando se introduce el código cero (0000) en sus
entradas BCD siempre que su RBI está a nivel bajo. Esto origina que el display no
muestre nada y que la salida RBO esté a nivel bajo.

El diagrama lógico de la Figura 3.29(a) ilustra la supresión anterior de cero para

un número entero. El dígito más significativo (el de más a la izquierda) desaparece
siempre que se introduzca el código del 0 en sus entradas BCD, ya que la RBI del
decodificador de orden más alto se conecta a tierra de forma que siempre esté a nivel
bajo. La salida RBO de cada decodificador se conecta a la entrada RBI del siguiente
decodificador, de manera que se eliminan todos los ceros a la izquierda del primer
dígito que no sea cero. Por ejemplo, en la parte (a) de la Figura, los dos dígitos más
significativos son cero y por lo tanto se eliminan. Los dos dígitos restantes, 3 y 9, se
visualizan en el display.

UNIDAD 3 Página 25
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.29. Ejemplos de supresión de cero mediante un decodificador/controlador

BCD a 7- segmentos 7447.

El diagrama lógico de la Figura 3.29 (b) muestra la supresión posterior de cero

para un número fraccionario. El dígito de menor orden (el de más a la derecha) se
suprime siempre que se introduzca un código nulo en sus entradas BCD, ya que la
entrada RBI está conectada a masa. La salida RBO de cada decodificador está
conectada a la entrada RBI del decodificador siguiente de forma que todos los ceros a
la derecha del primer dígito no nulo son eliminados. En la parte (b) de la Figura, los
dos dígitos menos significativos son cero, luego se eliminan.

Los dos dígitos restantes, 5 y 7, se visualizan en el display. Para combinar la

supresión anterior de cero con la posterior en un mismo display y, además, tener
posibilidad de introducir puntos decimales, necesitamos circuitos lógicos adicionales.

CODIFICADORES

Un codificador es un circuito lógico combinacional que, esencialmente, realiza

la función inversa del decodificador. Un codificador permite que se introduzca en
alguna de sus entradas un nivel activo que representa un dígito, como puede ser un
dígito decimal u octal, y lo convierte en una salida codificada, como BCD o binario.
Los codificadores se pueden diseñar para codificar símbolos diversos y caracteres
alfabéticos. El proceso de conversión de símbolos comunes o números a código
recibe el nombre de codificación.

CODIFICADOR DECIMAL-BCD

Este tipo de codificador posee diez entradas -¡una para cada dígito decimal y
cuatro salidas que corresponden al código BCD, como se muestra en la Figura 3.30.
Este es un codificador básico de 10 líneas a 4 líneas.

UNIDAD 3 Página 26
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.30. Símbolo lógico de Tabla. 3.5. Código BCD.

un codificador decimal-BCD.

El código BCD (8421) se muestra en la Tabla 3.5. A partir de esta tabla

podemos determinar la relación entre cada bit BCD y los dígitos decimales, con el fin
de analizar la lógica. Por ejemplo, el bit más significativo del código BCD, A3, es un 1
para los dígitos decimales 8 ó 9. La expresión OR para el bit A3 en función de los
dígitos decimales puede por tanto escribirse:

A3 = 8 + 9

El bit A2 es un 1 para los dígitos decimales 4, 5, 6 ó 7 y puede expresarse como una

función OR de la manera siguiente:

A2 = 4 + 5 + 6 + 7

El bit A1 es un 1 para los dígitos decimales 2, 3, 6 ó 7 y puede expresarse como:

A1= 2 + 3 + 6 + 7

Finalmente, A0 es un 1 para los dígitos 1, 3, 5, 7 ó 9. La expresión para A0 es:

A0 =1 + 3 + 5 + 7 + 9

Ahora vamos a implementar el circuito lógico necesario para codificar en código

BCD cada dígito decimal, utilizando las expresiones lógicas que se acaban de
desarrollar. Consiste simplemente en aplicar la operación OR a los dígitos decimales
de entrada apropiados, para así formar cada salida BCD. La lógica del codificador que
resulta de estas expresiones se muestra en la Figura 3.31.

El funcionamiento básico del circuito de la Figura 3.31 es el siguiente: cuando

aparece un nivel alto en una de las líneas de entrada correspondientes a los dígitos
decimales, se generan los niveles apropiados en las cuatro líneas BCD de salida. Por
ejemplo, si la línea de entrada 9 está a nivel alto (suponiendo que todas las demás
entradas están a nivel bajo), esta condición producirá un nivel alto en las salidas A0 y
A3, y un nivel bajo en A1 y A2, que es el código BCD (1001) del número decimal 9.

Figura 3.31. Diagrama lógico básico de un codificador decimal-BCD. No se necesita una entrada para el dígito
0, ya que las salidas BCD están todas a nivel bajo cuando no hay entradas a nivel alto.

UNIDAD 3 Página 27
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

CODIFICADOR CON PRIORIDAD DECIMAL-BCD

El codificador con prioridad decimal-BCD ofrece una flexibilidad adicional en lo

relativo a que puede utilizarse en aplicaciones que requieren detección de prioridad.
La función de prioridad significa que el codificador producirá una salida BCD
correspondiente al dígito decimal de entrada de más alto orden que se encuentre
activo, e ignorará cualquier otra entrada activa.

Por ejemplo, si las entradas 6 y 3 se encuentran activas, la salida BCD será

0110 (que representa al número decimal 6).

Lógica de la prioridad

El circuito lógico impide que una entrada correspondiente a un dígito de orden menor
pueda perturbar la codificación de un dígito de orden más alto. Comenzamos
examinando cada salida BCD (empezando por la salida A0). Si volvemos a la Figura
3.31, se puede observar que A0 está a nivel alto cuando 1, 3, 5, 6 ó 9 están a nivel
alto. El dígito de entrada 1 debería activar la salida A0 sólo si ninguno de los dígitos de
orden superior, aparte de aquellos que también activan A0 estuvieran a nivel alto. Este
requerimiento se puede escribir de la siguiente forma:

1. A0 es un nivel alto si 1 es un nivel alto y 2, 4, 6 y 8 están a nivel bajo.

2. A0 es un nivel alto si 3 es un nivel alto y 4, 6 y 8 están a nivel bajo.

3. A0 es un nivel alto si 5 es un nivel alto y 6 y 8 están a nivel bajo.

4. A0 es un nivel alto si 7 es un nivel alto y 8 es un nivel bajo.

5. A0 es un nivel alto si 9 es un nivel alto.

Estas cinco proposiciones describen la prioridad de la codificación del bit BCD A0. La
salida A0 es un nivel alto si alguna de las condiciones enumeradas ocurren; es decir,
A0 es verdadero si la proposición 1, la proposición 2, la proposición 3, la proposición 4
o la proposición 5 son verdaderas. Esto lo podemos expresar en forma de ecuación
lógica de la manera que sigue:

A0 = (1 • 2 • 4 • 6 • 8) + (3 • 4 • 6 8) + (5 • 6 • 8) + (7 • 8) + 9

A partir de esta expresión, la lógica requerida para la salida A0 con inhibición de

prioridad puede implementarse tal como se muestra en la Figura 6.32.

Se puede aplicar el mismo razonamiento a la salida A1, obteniendo las

siguientes proposiciones lógicas:

1. A1 es un nivel alto si 2 es un nivel alto y 4, 5, 8 y 9 están a nivel bajo.

2. A1 es un nivel alto si 3 es un nivel alto y 4, 5, 8 y 9 están a nivel bajo.

UNIDAD 3 Página 28
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

3. A1 es un nivel alto si 6 es un nivel alto y 8 y 9 están a nivel bajo.

4. A1 es un nivel alto si 7 es un nivel alto y 8 y 9 están a nivel bajo.

A1 = (2 • 4 • 5 • 8 • 9) + (3 • 4 • 5 • 8 • 9) + (6 • 8 • 9) + (7 • 8 • 9)

A partir de esta expresión, la lógica requerida para la salida A1 con inhibición de

prioridad puede implementarse tal como se muestra en la Figura 6.33.

De igual manera se realiza el mismo razonamiento para A2 y A3.

Figura 3.32. Lógica de la salida A0 de un Figura 3.32. Lógica de la salida A1 de un

codificador con prioridad decimal-BCD. codificador con prioridad decimal-BCD.

Figura 3.33. Lógica de la salida A2 de un Figura 3.34. Lógica de la salida A3 de un

codificador con prioridad decimal-BCD. codificador con prioridad decimal-BCD.

CODIFICADOR DECIMAL-BCD 74LS147

El 74LS147 es un codificador con prioridad con entradas activas a nivel bajo

para los dígitos decimales del 1 al 9, y salidas BCD activas a nivel bajo, como se
indica en el símbolo lógico de la Figura 3.35. Una salida BCD nula se consigue
cuando ninguna de las entradas está activa.

UNIDAD 3 Página 29
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.35. Símbolo lógico del codificador con prioridad decimal-BCD 74LS147

Ejemplo 3.8: Si tenemos niveles bajos en los pines 1, 5 y 11 del 74LS147 que se
muestra en la Figura 3.35, indicar el estado de sus cuatro salidas. Todas las demás
entradas están a nivel alto.

Solución

El pin 5 es el dígito decimal de orden más alto que tiene una entrada a nivel bajo y
representa el número decimal 8. Por tanto, los niveles de salida indican el código BCD
para el decimal 8, donde A 0 el bit menos significativo (LSB) y A 3 es el bit más
significativo (MSB). La salida A 0 es un nivel alto, A1 es alto, A 2 es un nivel alto y
A 3 es un nivel bajo.

CODIFICADOR OCTAL-BINARIO 74148

El 74148 es un codificador con prioridad que tiene ocho entradas activas a nivel bajo y
tres salidas binarias activas a nivel bajo, como se muestra en la Figura 3.36. Este
dispositivo se puede utilizar para convertir entradas octales (los dígitos octales son del
0 al 7) en código binario de 3 bits. Para activar este dispositivo, la entrada de
activación EI (Enable Input) tiene que estar activa a nivel bajo. También tiene una
salida de activación, EO (Enable Output) y una salida GS para permitir la
ampliación. La salida EO está a nivel bajo cuando la entrada EI está a nivel bajo y
ninguna de las entradas (de 0 a 7) se encuentra activada. GS está a nivel bajo cuando
EI está a nivel bajo y cualquiera de las entradas se encuentra activada.

UNIDAD 3 Página 30
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.36. Símbolo lógico del codificador octal-binario 74148

El 74148 puede ser ampliado a un codificador de 16-líneas a 4-líneas

conectando la salida EO del codificador de mayor orden a la entrada EI del codificador
de menor orden, y aplicando la operación negativa-OR a las correspondientes salidas
binarias, como se muestra en la Figura 3.37. La salida EO se utiliza como cuarto y
más significativo bit. Esta configuración particular produce salidas activas a nivel alto
para los números binarios de cuatro bits.

Figura 3.37. Codificador de 16-líneas a 4-líneas utilizando circuitos 74148 y lógica externa

CONVERTIDORES DE CÓDIGO

CONVERSIÓN BINARIO-GRAY Y GRAY-BINARIO

Figura 3.38. Lógica de conversión Figura 3.39. Lógica de conversión de

de 4 bits binarios a Gray. 4 bits Gray a binario.

UNIDAD 3 Página 31
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Ejemplo 3.9: Convertir a código Gray los siguientes números binarios 0101 y
Convertir a binario los siguientes códigos Gray utilizando puertas OR-exclusiva:

CONVERSIÓN BCD-BINARIO

Uno de los métodos de conversión de código BCD a binario utiliza circuitos

sumadores. El proceso básico de conversión consiste en lo siguiente:

1. El valor, o peso, de cada uno de los bits de un número BCD se representa por un
número binario.

2. Se suman todas las representaciones binarias de los pesos de los bits del número
BCD que valen 1.

3. El resultado de la suma es el equivalente binario del número BCD.

Una manera más concisa de expresar esta operación es: Para obtener el número
binario completo hay que sumar los números binarios que representan los
pesos de los bits del número BCD.

Vamos a examinar un código BCD de 8 bits (que representa un número decimal de 2

dígitos) para comprender la relación entre el código binario y el BCD. Por ejemplo, ya
sabemos que el número decimal 87 se puede expresar en BCD como:

1000 0111

8 7

El grupo de 4 bits más a la izquierda representa 80 y el grupo de 4 bits más a la

derecha representa el número 7. Esto quiere decir: el grupo más a la izquierda tiene
un peso de 10 y el de más a la derecha tiene un peso de 1. Dentro de cada grupo, el
peso binario de cada bit es el siguiente:

Dígito de las decenas Dígito de las unidades

Peso: 80 40 20 10 8 4 2 1

Designación de bit: B3 B2 B1 B0 A3 A2 A1 A0

El equivalente binario de cada bit BCD es un número binario que representa el peso
de cada bit dentro del número BCD completo. Esta representación se muestra en la
Tabla 3.6.

UNIDAD 3 Página 32
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Si las representaciones binarias de los pesos de todos los unos del número BCD se
suman, el resultado es el número binario que corresponde al número BCD.

Tabla 3.6. Representación binaria de los pesos de los bits BCD.

Ejemplo 3.10: Convertir a binario el número BCD 10011000 (98 decimal).

Solución: Escribir la representación binaria de los pesos de todos los unos que
aparecen en los números y, a continuación, sumarlos todos.

En la Tabla 3.6, se puede observar que la columna "1" (bit menos significativo)
de la representación binaria tiene un único 1 y no existe posibilidad de entrada de
acarreo, de forma que es suficiente con tener una conexión directa desde el bit A0 de
la entrada BCD a la salida binaria menos significativa. En la columna "2" de la
representación binaria, la posible ocurrencia de dos unos puede implementarse
mediante la adición del bit A1 y del bit B0 del número BCD. En la columna "4" de la
representación binaria la posible ocurrencia de dos unos se implementa sumando los
bits A2yBl del número BCD. Como en la columna "8" de la representación binaria
aparecen tres unos, sumamos los bits A3, B0 y B2 del número BCD. En la columna
"16", sumamos los bits B1 y B3. En la columna "32" sólo es posible un único 1, por lo
que se suma el bit B2 al acarreo de la columna "16". En la columna "64", sólo puede
aparecer un único 1, de manera que el bit B3 se suma al acarreo de la columna "32".
Un método de implementar estos requerimientos con un sumador de 4 bits se muestra
en la Figura 3.40.

UNIDAD 3 Página 33
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.40. Convertidor de dos dígitos BCD-binario realizado con sumadores de 4 bits.

CONVERTIDORES MSI BCD-BINARIO Y BINARIO-BCD

Los convertidores de código MSI se suelen implementar con memorias

preprogramadas de sólo lectura (ROM, Read-Only Memory. Ejemplos de éstas son el
74184, un dispositivo ROM programado como convertidor BCD-binario, y el 74185,
dispositivo ROM programado como convertidor binario-BCD. Los símbolos lógicos de
estos dispositivos utilizados como convertidores de 6 bits se muestran en la Figura
3.41. Las Figuras 3.42 y 3.43 muestran cómo estos dispositivos pueden ampliarse
para convertir números con mayor cantidad de bits.

Figura 3.41. Convertidores MSI BCD-binario y binario-BCD.

Figura 3.42. Disposición de convertidores 74184 para convertir dos dígitos BCD a binario.

UNIDAD 3 Página 34
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.43. Disposición de convertidores 74185 para convertir 8 bits binarios a BCD.

MULTIPLEXORES (SELECTORES DE DATOS)

Un multiplexor (MUX) es un dispositivo que permite dirigir la información digital

procedente de diversas fuentes a una única línea para ser transmitida a través de
dicha línea a un destino común. El multiplexor típico posee varias líneas de entrada
de datos y una única línea de salida. También posee entradas de selección de datos,
que permiten conmutar los datos digitales provenientes de cualquier entrada hacia la
línea de salida.

Figura 3.44. Símbolo lógico de un selector/ multiplexor Tabla 3.7. Selección de datos de un de datos
de una salida y cuatro entradas. multiplexor de 1 salida y 4 entradas.

En la Figura 3.44, un código binario de dos bits en las entradas de selección

de datos (S) va a permitir que los datos de la entrada seleccionada pasen a la salida.
Si aplicamos un 0 binario (S1=0 y S0=0) a las líneas de selección de datos, los datos
de la entrada D0 aparecerán en la línea de salida. Si aplicamos un 1 binario (S 1=0 y
S0=1), los datos de la entrada D1 aparecerán en la línea de salida. Si se aplica un 2
binario (S1=1y S0=0), obtendremos en la salida los datos de D2. Si aplicamos un 3
binario (S1=1y S0=1), los datos de D3 serán conmutados a la línea de salida. El
resumen del funcionamiento se puede ver en la Tabla 3.7.

La salida de datos es igual a la entrada de datos seleccionada. Podemos, por

consiguiente, derivar una expresión lógica para la salida en función de la entrada de
datos y de las entradas de selección de datos.

UNIDAD 3 Página 35
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

La salida de datos es igual a D0 si y sólo si S1=0 y S0=0: Y = D0 S 1 S 0

La salida de datos es igual a D1si y sólo si S1=0 y S0=1: Y = D1 S 1 S 0

La salida de datos es igual a D2 si y sólo si S1=1y S0=0: Y = D0 S 1 S 0

La salida de datos es igual a D3 si y sólo si S1=1y S0=1: Y = D1 S 1 S 0

Cuando sumamos lógicamente (operación OR) estos términos, la expresión total para
los datos de salida será:

Y = D0 S 1 S 0 + D1 S 1 S 0 + D 2 S 1 S 0 + D3 S 1 S 0

Por lo tanto el circuito lógico nos queda:

Figura 3.45. Diagrama lógico de un multiplexor de cuatro entradas.

Ejemplo 3.11: Si se aplican las formas de onda mostradas a continuación a la

entrada de datos y a la entrada de selección del multiplexor de la Figura 3.45.
Determinar la señal de salida en relación a las entradas.

Solución:

UNIDAD 3 Página 36
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

CUÁDRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS 74157

El 74157, al igual que sus versiones LS y CMOS, está formado por cuatro
multiplexores de dos entradas. Todos los multiplexores comparten una misma línea de
selección de datos y una de habilitación (enable), como se muestra en la Figura
3.46(a). Ya que sólo existen dos entradas de datos que puedan ser seleccionadas en
cada multiplexor, es suficiente con tener una única entrada de selección.

Como se puede ver en el diagrama lógico, la entrada de selección se multiplica

(operación AND) con la entrada B de cada multiplexor de dos entradas, y el
complemento del selector de datos está también multiplicado (AND) con cada entrada
A. Un nivel bajo en la entrada de habilitación (Enable) permite al dato de entrada
seleccionado pasar a la salida. Un nivel alto en la entrada Enable evita que los
datos pasen a la salida, es decir, inhabilita los multiplexores.

Figura 3.46. cuádruple multiplexor/ selector de datos de 2 entradas 74157.

MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74151A

El 74151A tiene ocho entradas de datos y, por consiguiente, tres líneas de

entrada de selección de datos. Se necesitan tres bits para seleccionar cualquiera de
las 8 entradas de datos (23=8). Un nivel bajo en la entrada de habilitación permite que
los datos de entrada seleccionados pasen a la salida. Observe que se encuentran
disponibles tanto la salida de datos como su complemento.

En la Figura 3.47(a) se muestra el diagrama lógico y en la parte (b) el símbolo

lógico ANSI/IEEE. En este caso no hay necesidad de tener un bloque de control
común en el símbolo lógico, ya que sólo hay que controlar un único multiplexor, y no
0
cuatro como en el 74157. La etiqueta G dentro del símbolo lógico indica la relación
7

UNIDAD 3 Página 37
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

AND entre las entradas de selección de datos y cada una de las entradas de datos, de
la 0 a la 7.

MULTIPLEXOR/SELECTOR DE DATOS DE 16 ENTRADAS 74150

El 74150 tiene 16 entradas de datos y 4 líneas de selección de datos. En este

caso, se requieren cuatro bits para seleccionar cada una de las 16 posibles entradas
(24=16). Existe también una entrada de habilitación activa a nivel bajo. En este
dispositivo, sólo se encuentra disponible el complemento de la salida. Su símbolo
lógico se muestra en la Figura 3.48.

Figura 3.47. Multiplexor/ selector de datos de 8 entradas 74151A.

UNIDAD 3 Página 38
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Figura 3.48. multiplexor/ selector de datos de 16 entradas 74150.

Ejemplo 3.12: Utilizar multiplexores 74150 y cualquier otra lógica necesaria para
multiplexar 32 líneas de datos en una única línea de salida.

Solución: Se necesitan cinco bits para seleccionar cualquiera de las 32 líneas de

entrada de datos (25=32). En esta aplicación, la entrada de habilitación activa a nivel
bajo Enable se utiliza como el bit más significativo de selección de datos. Cuando el
MSB del código de selección de datos está a nivel bajo, se habilita el 74150 de la
izquierda y se selecciona una de las entradas de datos (D0 a la D15) mediante los otros
cuatro bits de selección de datos. Cuando el MSB de selección de datos está a nivel
alto, se habilita el 74150 de la derecha y se selecciona una de las entradas de datos
(D16 a la D31). Los datos de entrada seleccionados pasan luego a través de la puerta
negativa-OR y van a dar a la única línea de salida.

UNIDAD 3 Página 39
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

Ejemplo 3.13: Implementar la función lógica especificada en la siguiente tabla

utilizando un multiplexor/selector de datos de 8 entradas, el 74151 A.

Solución: En la tabla de la verdad Y vale 1 para las siguientes combinaciones de

variables de entrada: 001, 011, 101 y 110. Para el resto de las combinaciones, Y vale
0. Para poder implementar esta función mediante el selector de datos, la entrada de
datos seleccionada por cada una de las combinaciones mencionadas anteriormente
tiene que conectarse a un nivel alto (5V) a través de una resistencia. El resto de las
entradas de datos deben conectarse a un nivel bajo (tierra)

Ejemplo 3.14: Implementar la función lógica de la siguiente tabla mediante la

utilización del multiplexor/selector de datos de 8 entradas 74151 A.

UNIDAD 3 Página 40
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

S
olución: Las entradas de selección de
datos son A3A2A1 En la primera fila de la
tabla, A3A2A1=000 e Y=A0. En la segunda
fila, de nuevo A3A2A1 es 000, Y= A0. y, por
lo tanto, A0 se conecta a la entrada 0. En la
tercera fila de la tabla A3A2A1=001 e Y= A 0
. También en la cuarta columna A3A2A1, es
de nuevo 001 e Y= A 0 . Por lo tanto, A0 se
invierte y se conecta a la entrada 1. Este
análisis continúa hasta que cada entrada
se conecta apropiadamente de acuerdo
con las reglas especificadas.

DEMULTIPLEXORES

Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del

multiplexor, recoge datos de una línea y las distribuye a un número determinado de
líneas de salida. Por este motivo, los demultiplexores se conocen también como
distribuidores de datos. Los decodificadores pueden utilizarse también como
demultiplexores.

La Figura 3.49 muestra un circuito demultiplexor (DEMUX) de 1-línea a 4-

líneas. La línea de entrada de datos está conectada a todas las puertas AND. Las dos
líneas de selección de datos activan únicamente una puerta cada vez y los datos que

UNIDAD 3 Página 41
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

aparecen en la línea de entrada de datos pasarán a través de la puerta seleccionada

hasta la línea de salida de datos asociada.

Figura 3.49. Demultiplexor de 1-línea a 4-líneas.

Ejemplo 3.15: En la siguiente figura se muestra una forma de onda de entrada de

datos serie y las entradas de selección de datos (S0 y S1). Determinar las formas de
onda que obtendríamos en las salidas D0 hasta la D3 para el demultiplexor de la
Figura 3.49.

Solución:

FUNCIONAMIENTO DEL 74154 COMO DEMULTIPLEXOR

Hasta ahora hemos visto el 74154 como decodificador de 4-líneas a 16-líneas

Este dispositivo, así como otros decodificadores, se utiliza también en diversas
aplicaciones como demultiplexor. El símbolo lógico de este circuito, cuando se emplea
como demultiplexor, se muestra en la Figura 3.50. Cuando se utiliza con este fin, se
usan las líneas de entrada como líneas de selección, una de las entradas de

UNIDAD 3 Página 42
UNEFA-GUACARA
SISTEMAS DIGITALES PROF: ING.
GLORIA BOTINA / PROF: ING. JAIR BARRERA

activación se usa como línea de entrada de datos y la otra se mantiene a nivel bajo
para activar la puerta interna negativa-AND que se encuentra en la parte inferior del
diagrama.

Figura 3.50. Funcionamiento del 74154 como demultiplexor.

UNIDAD 3 Página 43